数字电子技术试验指导书2011讲解

1、数字电子技术基础实验指导书安阳工学院电子信息与电气工程学院电工电子教研室二一一年五月实验要求一、实验前必须充分预习，完成指定的预习任务。二、用仪器和实验箱前必须了解其性能、 操作方法及注意事项， 在操作时应严格遵守。三、实验时接线要认真，相互仔细检查，确定无误才能接通电源。四、实验时应注意观察，若发现有破坏性异常现象，例如元件冒烟、发烫或有异味等，应立即关断电源，保持现场，报告指导老师。找出 原因、排除故障，经指导老师同意后再继续做实验。五、实验过程中需要改接线时，应关断电源后才能拆、接线，使用自锁紧插头时， 严禁用力拉线，拆线时， 应手捏线端并旋转轻微向上用 力拔起，以防线被拉断。六、实验过

2、程中要仔细观察实验现象，记录实验结果（数据、波形、现 象）。所记录的实验结果经指导老师审阅签字后再拆除实验线路。七、实验结束后，必须关断电源、拔出电源插头，并将仪器、设备、工具、导线等按规定整理。八、实验后每个学生必须按要求独立完成实验报告。II数字电路实验箱使用说明本实验箱可以完成数字电路课程实验， 由实验板和保护箱组成。 该 实验箱的实验板采用独特的两用板工艺， 正面贴膜，印有原理图及符号， 反面为印制导线并焊有相应元器件， 需要测量及观察的部分装有自锁紧 式接插件，使用直观、可靠。一、技术性能及配置1、电源输入 : AC220V 士 10 。输出 : DC 5V/1A 、 DC 1、25

3、V 15V/0 、2A （两路） 有过载保 护及自动恢复功能。2、信号源:单脉冲 : 为消抖动脉冲，可同时输出正负两个脉冲，前后沿20ns ，脉冲宽度 0、2s ，脉冲幅值为 TTL 电平。连续脉冲：两组，一组为 4 路固定频率的方波。其频率分别为 200KHZ 、 100KHz、50KHz、25KHz 。另一组为 : 1Hz 5KHz 连续可 调方波，分二档由开关切换，两路输出均为 TTL 电平。3、八组逻辑电平开关 :可输出 “O”、“1” 电平。置于 H时输出为+5V， 置于 L 时输出为 0。4、八位电平显示 :由红色 LED 及驱动电路组成。 当政逻辑“1”电平 送入时 LED亮，反

4、之不亮。5、数码显示:由二位 7段 LED数码管及二一十进制译码器组成。6、元件库: 由开关、电位器、扬声器、二极管、阻容元件构成 , 其 参数均在面扳上标明。7、圆孔型双列直插式集成电路插座 : 14 脚 10只，16只脚 3 只，20 脚 1 只。III 二、电路原理 本实验箱有电源、信号源、电平指示、电平开关、数码管等部分组 成。相应电路及器件在面板背面的印制电路板上。三、使用方法1 、将标有 220V 的电源插入市电插座，接通开关，面板指示灯亮，表 示实验箱电源正常工作。2、连接线：实验箱面板上的插孔应使用专用的连接线，该连接线插 头可叠插使用，顺时针向下旋转即锁紧，逆时针向下旋转即可

5、松开。 拔出时不要直接拉导线。3、面板上 IC 插座均未接电源，实验时应按插入 IC 的引脚接好相应 的电源线才能正常工作。4、IC 插入插座前应调整好双列引线间距， 仔细对准插座后均匀压入， 拔出时需用螺丝刀从旁边轻轻翘起。5、实验时应先阅读实验指导书，在断开电源开关的状态下按实验线 路接好连接线（实验中用到可调直流电源时，应在该电源调到实验值 在接到实验电路中），检查无误后接通电源。6、实验时要更改接线或元器件，应先关断电源开关，插错或多余的 线要拔去，不能一端插在电路上，另一端悬空，防止碰到电路其他部 分。为保证实验顺利进行， 要注意所有集成电路的使用规则， 特别是对 输入空端和多余电路

6、单元要按规定接相应电平。IV目录实验一 : 门电路逻辑功能测试 1实验二 : 组合逻辑电路设计 5实验三：译码器和数据选择器 8实验四：集成触发器的应用 11实验五：时序逻辑电路设计与分析 14实验六： 555 集成定时器的应用 16实验七：集成计数器的应用 18实验八： D/A 和 A/D 转换电路 19实验九：四路优先抢答器设计 22实验十： 交通控制器设计 （PFGA） 23附 录 30实验一 门电路逻辑功能及测 试、实验目的1 熟悉门电路逻辑功能。2 熟悉数字电路学习机及示波器使用方法。3 学习基本门电路特性参数的测试方法。、实验仪器及材料1双踪示波器2器件74LS00二输入端四与非门

7、2片74LS20四输入端双与非门1片74HC86二输入端四异或门1片74LS04 六反相器 1 片、预习要求1. 复习门电路工作原理及相应逻辑表达式。2熟悉所用集成电路的引线位置及各引线用途。3. 了解双踪示波器使用方法。四、实验内容实验前按学习机使用说明先检查学习机电源是否正常。然后选择实验用的集 成电路，按自己设计的实验接线图接好连线，特别注意 Vcc 及地线不能接错。线 接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源， 接好线后再通电实验。图 1.1 74LS20 功能测试图1. 测试门电路逻辑功能（1）选用双四输入与非门 74LS20一只， 插入面包板， 按图 1

8、.1 接线： 输入端 第 1、2、 4、5 管脚）接电平开关，输出端（第 6 管脚）接电平显示发光二极管 注意： 74LS20 第 7 管脚接地，第 14 管脚接电源） 。（2）将电平开关按表 1.l 置位，分别测输出电压及逻辑状态。表 1.1输入输出1245Y电压（ V ）HHHHLHHHLLHHLLLHLLLL2. 异或门逻辑功能测试图 1.2 74HC86 连接图（1）选二输入四异或门电路 74HC86, 按图 1.2 接线，输入端 1、2、4、5接电平开关，输出端 A、 B、Y 接电平显示发光二级管。（2） 将电平开关按表 1. 2 置位，将结果填入表中。 表 1.2输入输出1245A

9、BYY 电压 (V)LLLLHLLLHHLLHHHLHHHHLHLH23逻辑电路的逻辑关系(1) 用 74LS00 ，按图 1.3 接线，将输入输出逻辑关系分别填入表1.3中。(2) 写出电路逻辑表达式。输入输出ABY000110114平均传输延迟时间 tpd 的测试用六反相器 74LS04 按图 1.4 接线， 设各个门电路的平均传输延迟时间为tpd，用奇数个门环形连在一起，电路会产生一定频率的自激振荡。如果用示波器测出 输出波形的周期 T，就可以间接地计算出门电路的平均传输延迟时间：tpd=T/(2n) ，式中 n 是连接成环形的门的个数。图 1.4 奇数个门连成振荡器5用与非门组成其它门

10、电路(1) 用一片二输入端四与非门 74LS00 组成或非门 Y (A B) A B (2) 画出电路图，测试其功能并填表 1.4 。表 1.4输入输出ABY00011011五、实验报告1按各步聚要求记录实验测得的数据、写表达式、画电路图。2回答问题：(1) 怎样判断门电路逻辑功能是否正常 ?(2) 与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状 态时禁止脉冲通过？(3) 异或门又称可控反相门，为什么？实验二 组合逻辑电路设计、实验目的1掌握组合逻辑电路的功能测试方法。2验证半加器和全加器的逻辑功能。3掌握组合逻辑电路的设计方法。4加深理解典型组合逻辑电路的工作原理。、实验仪器

11、及材料器件74LS00二输入端四与非门3片74HC86二输入端四异或门1片74LS54四组输入与或非门1片、预习要求1预习组合逻辑电路的分析方法和设计方法。 2预习用与非门和异或门构成的半加器、全加器的工作原理。 3预习二进制数的运算。四、实验内容1组合逻辑功能测试（1）用两片 74LS00 组成图 2.1 所示的逻辑电路。（2）A、B、C接开关电平， Y1、Y2 接发光二极管电平显示。Y2 表达式。（3）按表 2. 1要求，改变 A、B、C 的状态并填表，写出 Y1、5表 2.1输入输出ABCY1Y20000010100111001011101112. 半加器设计及功能测试(1) 用与非门

12、74LS00 和异或门 74HC86 设计一个半加器。2)组装所设计的半加器电路，并验证其功能是否正确，填表2. 2。3)写出输出与输入之间的逻辑表达式。表 2.2输入端A0101B0011输出端SCO3. 全加器设计及功能测试(1) 用与非门 74LS00 和与或非门 74LS54 设计一个全加器。2)组装所设计的全加器电路，并验证其功能是否正确，填表2. 3。3)写出输出与输入之间的逻辑表达式。表 2.3AiBiCi-iCiSi000010100110001011101111五、实验报告1. 写出实验电路的设计过程，并按要求画出设计电路图。 2记录所设计电路的实验结果，并与设计要求进行比较

13、。3. 问题讨论：（ 1）如何用异或门来实现全加器？（ 2）如何用两个半加器和一个或门来实现全加器电路？实验三 译码器和数据选择器、实验目的1. 加深理解译码器和数据选择器的逻辑功能。2. 掌握译码器和数据选择器的使用方法。、实验仪器及材料1. 双踪示波器2. 器件 74LS139 2 74LS153 74LS00 4 线译码器 1 片双4选 1数据选择器 1 片二输入端四与非门 1 片、预习要求1熟悉 74LS139 和 74LS153的功能及引脚排列。2根据实验相关内容，画出逻辑电路图。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。四、实验内容1. 译码器功能测试将 74

14、LS139 译码器按图 3.1 接线，按表 3-1 所示输入电平的状态分别置位相 应的电平开关，填输出状态表。图 3.1 74LS139 接线图 表 3.1输入输出使能选择GBAY0Y1Y2Y3HXX8LLLLLHLHLLHH2. 译码器转换将双 24 线译码器转换为 38 线译码器。(1) 画出转换电路图。(2) 组装所设计电路，并验证设计是否正确。(3) 设计并填写该 38 线译码器功能表，画出输入、输出波形。3. 数据选择器的测试及应用(1) 将双 4 选 1 数据选择器 74LS153参照图 3.2 接线，测试其功能并填写功 能表 3.2 。(2) 将实验箱脉冲信号源中固定连续脉冲 4

15、 个不同频率的信号接到数据选择 器 4 个输入端，输出端 1Y 接示波器，将选端择置位，利用示波器观察输出波形， 填表 3.3 。(3) 分析上述实验结果并总结数据选择器作用。图 3.2表 3.2表 3.3数据输入端选择端输出控制输出C0 C1 C2 C3B AGY25KHzL LL50KHzL HL100KHzH LL200KHzH HL4. 数据选择器转换 设计一个电路，实现 4 选 1 转换为 8 选 1 数据选择器。(1) 画出转换电路图。(2) 组装所设计电路，并验证设计是否正确。(3) 设计并填写该 8 选 1 数据选择器的功能表。 五、实验报告1. 画出实验要求的波形图。2. 画

16、出实验内容 2 的接线图。3. 总结译码器和数据选择的使用体会。10实验四 集成触发器的应用、实验目的1加深理解触发器的逻辑功能，掌握触发器的功能转换。2加深理解触发器的电平触发方式和边沿触发方式的特点。3学习集成触发器的应用。、实验仪器及材料1双踪示波器2器件 74LS00二输入端四与非门 1 片74LS74 双 D 触发器 1 片 74LS112 双 J-K 触发器 1 片三、预习要求1熟悉 74LS139 和 74LS153的功能及引脚排列。2根据实验相关内容，画出逻辑电路图。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。四、实验内容1测试双 D 触发器 74LS74

17、的逻辑功能 双 D 触发器图 4.1 74LS74 逻辑符号 试按下面步骤做实验：（1）分别在 CLR、PR 端加低电平，观察并记录 Q、Q端的状态。（2）令 CLR、PR端为高电平， D 端分别接高， 低电平，用点动脉冲作为 CLK ， 观察并记录当 CLK 为 O、 1、时 Q 端状态的变化。（3）当 CLR =PR=1、CLK =0（或 CLK =1），改变 D 端信号，观察 Q端的状11测试其功能，并将结果填入态是否变化？整理上述实验数据，将结果填入下表 4.1 中。表 4.1CLRPRCLKDQQ01XX0110XX0111001111012. 测试双 J-K 触发器 74LS112

18、 的逻辑功能双 J-K 负边沿触发器 74LS112 芯片的逻辑符号如图 4.2 所示。自拟实验步骤，4.2 中。41PR1J1Q1CLK1K1Q1CLR15 74LS112N图 4.2 74LS112 逻辑符号表 4.2CLRPRCLKJKQQ01XXXX10XXXX110X0111X011X0111X11123触发器功能转换(1) 将 D 触发器转换成 J-K 触发器，列出表达式，画出实验电路图。(2) 自拟实验数据表并填写之，比较两者关系。4触发器应用用双 D 触发器 74LS74 设计一个单次脉冲发生器。该电路的功能要求是：在 高频系列脉冲和手动脉冲的共同作用下，只要手动脉冲作用一次，

19、不管手动脉冲 的周期多长，电路只输出一个高频系列脉冲周期宽度的脉冲信号。画出电路连接 图，并测试其逻辑功能。五、实验报告1整理实验数据并填表。2写出实验电路的设计过程，并画电路图。3整理实验数据，并对结果进行分析。4总结各类触发器特点。13实验五 时序逻辑电路设计与分析、实验目的1加深理解时序逻辑电路的工作原理。2掌握时序逻辑电路的设计方法。3学习时序逻辑电路的功能测试方法。、实验仪器及材料1双踪示波器2器件 74LS00二输入端四与非门 1 片74LS175 四 D 触发器 1 片 74LS112 双 J-K 触发器 2 片74LS11 三输入端三与门 1 片三、预习要求1熟悉所用集成电路的

20、逻辑功能及引脚排列。2根据实验相关内容，画出逻辑电路图。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。四、实验内容1同步二进制加法计数器设计（1）用 2片双 J-K触发器 74LS112设计一个 4位同步二进制加法计数器。（2）验证所设计的同步二进制加法计数器功能，记录实验结果。2. 同步十进制加法计数器设计（ 1）用 2 片双 J-K 触发器 74LS112 和 1 片三输入与门 74LS11 设计一个 8421BCD 码的同步十进制加法计数器。（2）验证所设计的同步十进制加法计数器功能，记录实验结果。3. 环形计数器设计（1）利用 1片四 D触发器 74LS175设计一个

21、环形计数器。（ 2）将触发器的初始状态设置为1000，用单脉冲计数，观察各触发器的状态。（ 3）采用连续脉冲计数，并将其中一个状态为“0”的触发器置为“ 1”（模拟干扰信号作用的结果） 。观察计数器能否正常工作。分析原因。五、实验原理与说明141. 时序逻辑电路的设计方法（ 1）分析题意， 确定输入、输出变量，画出状态转换图。（ 2）进行状态化简，选定所需的状态数和触发器个数。（ 3）状态分配，将所需状态用各触发器的输出组合来表示。（ 4）列出初态到次态的状态转换以及实现转换对个触发器输入端的要求。（ 5）求出个触发器的驱动方程和输出方程。（ 6）画电路图。（7）检查电路能否自启动。2. 时序

22、逻辑电路的功能测试 时序逻辑电路的功能测试可以通过数码管、 LED 来静态测试，也可以通过示 波器来进行动态测试。以十进制加法计数器为例，其实验过程如下：（1）连接好电路，输出连数码管，用手控脉冲作为计数脉冲输入进行调试。（2）触发器的输出连数码管模块的DCBA输入，计数脉冲采用 1Hz 的方波，观察数码管的显示结果。（3）计数脉冲采用 1KHz的脉冲信号，用示波器观察 CLK端机 4 个触发器输 出端的波形。（ 4）检查电路能否自启动。 在 CLK脉冲未加入前，先将输出置成循环状态 以外的无效态，然后再加入计数脉冲，观察电路能否进入有效循环状态。六、实验报告1写出实验电路的设计过程，列出逻辑

23、函数式，画出设计电路图。 2记录所设计电路的实验结果，并与设计要求进行比较。3问题讨论：在用示波器观察时序逻辑电路的输出波形时，如何观察CLK及各个输出地时序关系？15实验六 555 集成定时器的应用一、实验目的1熟悉 555 集成定时器的组成及工作原理。2掌握 555 集成定时器的典型应用。3掌握 555 集成定时器应用电路的测量和调试方法。二、实验仪器及材料1双踪示波器2器件 LM555CN 集成定时器 1 片电阻电容三、预习要求1复习集成定时器的内容，掌握集成定时器的工作原理及引脚排列。 2根据实验相关内容，画出逻辑电路图。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。

24、四、实验内容1用 555 集成定时器构成 SR 锁存器（1）用 LM555CN集成定时器设计一个 SR 锁存器。（2）测试所设计的 SR 锁存器的功能，记录实验结果。2. 用 555 集成定时器构成单稳态触发器（ 1）用 LM555CN集成定时器设计一个单稳态触发器， 要求脉冲宽度为 10ms。（ 2）测试所设计的单稳态触发器功能， 用示波器观察输入信号和输出信号的 电压波形，记录波形，并在波形中标出周期、幅度和脉宽。3. 用 555 集成定时器构成施密特触发器（ 1）用 LM555CN集成定时器设计一个施密特触发器。（ 2）测试所设计的施密特触发器的功能， 用示波器观察输入信号和输出信号 的

25、电压波形，记录波形，求出施密特触发器的正向和反向阈值电压，并计算回差 电压。4. 用 555 集成定时器构成多谐振荡器（ 1）用 LM555CN集成定时器设计一个占空比可调的多谐振荡器。（ 2）用示波器观察高触发端（ TH）和输出端的电压波形，记录波形，并在波 形中标出周期、幅度和脉宽。16五、实验报告1写出实验电路的设计过程，简述各电路的工作原理。2记录所设计电路的实验结果，并与设计要求进行比较。3将脉宽、周期等指标的实测值和理论值进行比较，分析产生误差的原因。17实验七 集成计数器的应用一、实验目的1加深理解中规模集成计数器的工作原理。2掌握集成计数器的反馈清零、反馈置数和级联等功能扩展方

26、法。3掌握任意进制计数器的构成方法。二、实验仪器及材料1双踪示波器2器件 74LS192 同步十进制可逆计数器 2 片74LS00 二输入端四与非门 1 片三、预习要求1复习集成定时器的内容，掌握集成定时器的工作原理及引脚排列。2根据实验相关内容，画出逻辑电路图。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。四、实验内容1. 测试 74LS192 的逻辑功能2利用反馈清零法构成计数器（1）利用反馈清零法将 74LS192 设计成一个七进制计数器。（2）连接所设计的电路，测试其功能。3. 利用反馈置数法构成计数器（1）利用反馈置数法将 74LS192 设计成一个九进制计数器。（

27、2）连接所设计的电路，测试其功能。4. 利用级联法构成计数器（1）利用级联方法将 2片 74LS192设计成 60进制的计数器。（ 2）用两位 LED数码管显示计数结果。（3）用红色发光二极管指示进位信号。五、实验报告1写出测试 74LS160 逻辑功能的方法。2. 写出实验电路的设计过程，画出设计电路图。3记录所设计电路的测试结果和有关波形。18实验八 D/A 和 A/D 转换电路、实验目的1深入理解 D/A 和 A/D 转换的工作原理。2熟悉 DAC0808 和 ADC0804 的主要技术指标。3掌握 DAC0808 和 ADC0804 的使用方法。、实验仪器及材料1双踪示波器2器件DAC

28、0808集成数模转换器 1 片ADC0804 集成模数转换器 1 片 uA741 集成运算放大器 1 片 电阻、电容、电位器 若干、预习要求1了解 DAC0808 、 ADC0804 的功能及引脚排列。2复习 A/D 和 D/A 转换的原理。3用 Multisim 软件对所设计的电路进行仿真，验证其功能。四、实验原理数一模转换器（ D/A 转换器，简称 DAC ）是用来将数字量转换成模拟量；模 数转换器（ A/D 转换器、简称 DC ）是将模拟量转换成数字量。目前 A/D 、D/A 转换器较多， 本实验选用大规模集成电路 DAC0808 和 ADC0804 来分别实现 D/A 转换和 A/D

29、转换。1DAC0808 简介DAC0808 是一个 8 位并行的 D/A 转换器，其主要性能指标为： 分辨率为 1/256 （即 0.39%），最大误差为 0.19%，最大满量程偏差为 1LSB ，转换时间为 150ns。 ADC0808 的引脚排列如图 1 所示。2ADC0804 简介DAC0804 是一个 8 位逐次逼近型 A/D 转换器，其主要性能指标为：分辨率 为 8 位，非线性误差为 1/4 LSB 1LSB ，转换时间为 100s，采用 +5V 单一电 源供电，单通道输入方式。 ADC0804 的引脚排列如图 2 所示。19图 1 DAC0808 引脚排列图图 2 ADC0804

30、引脚图被转换的模拟电压从 ADC0804的第 6 和第 7 管脚输入，输入的模拟电压允许 为差分信号或不共地的电压信号。实际应用时应将模拟地（第 8 管脚）和数字地 （第 10 管脚）分开，以使数字电路的地电流不流过模拟信号回路，防止寄生耦合所造成的干扰。时钟信号可以采用外接时钟，直接从LCK IN（第 4管脚）引入，也可以利用 LCK IN 和 CLKR（ 第 19 管脚）接电阻 R和电容 C产生，其频率 f=1/1.1RC 。3. DAC0808 的典型应用DAC0808 的输出形式为电流，最大可达 2mA ，因此若要获得模拟电压输出， 还需要外接集成运算放大器将电流输出转换为电压输出。

31、DAC0808 的典型应用电路如图 3 所示。图 3 ADC0808 典型应用电路图五、实验内容1. 用可逆计数器 74LS191和集成运算放大器设计一个 4位的 D/A转换电路。2. 测试 DAC0808的功能， 加入 8 位数字量， 对数模转换器 DAC0808进行 D/A 转换实验。203. 测试 ADC0804的功能，在模拟信号输入端加上 05V 的可调直流电压，记 录输出数字量。4. 用加法计数器 74LS161和 DAC0808设计一个产生阶梯波形的电路。5. 将模数转换器和数模转换器连接起来进行实验， 比较输入端电压和输出端 电压的差异。（1）当输入模拟电压使 ADC的输出 D7

32、D 0依次单独出现 1 时，用万用表测量 DAC的模拟输出电压。（2）将输入模拟电压改成经过半波整流后的单极性电压信号，用双踪示波器 观察模数转换的输入信号和经过数模转换后的输出电压信号，记录两者的波形， 并对两者波形进行比较和分析。六、实验报告1根据要求设计实验电路，简述各电路工作原理。2. 记录实验结果，整理实验数据，画出示波器波形。21实验九 四路优先抢答器设计一、实验目的1掌握 D 触发器、与非门等数字逻辑基本电路原理及应用。 2了解简单数字系统实验、调试及故障排除方法。 3熟悉智力竞赛抢答器的工作原理。二、实验任务1每个参赛者控制一个抢答按钮，按动抢答按钮发出抢答信号。 2竞赛主持人

33、控制一个复位按钮，用于将电路复位，发出抢答开始信号。3竞赛开始后， 先按动按钮者将对应的一个发光二极管点亮，此时其他 3 人按动按钮对电路不起作用。三、主要仪器及器材数字电路实验箱 NE555 按键开关 开关 电阻 电容四、预习要求 分析设计要求， 制定实验方案， 画实验电路图， 用 Multisim 软件对所设计的 电路进行仿真，验证其功能。五、报告要求 有详细设计步骤，实验电路图，实验结果分析。22实验十 交通控制器设计（ PFGA）一、实验目的1掌握 VHDL描述电路的方法。2掌握 FPGA电路设计的方法。3. 熟悉 Quartus 软件的应用方法。二、实验任务1设计一个基于 FPGA的

34、交通灯控制器。2 在十字路口，每条道路各有一组红、黄、绿灯和LED数码显示器。3用红灯亮表示禁止通行，黄灯亮表示停车，绿灯亮表示通行。4数码管用来进行通行或禁止时间的倒计时显示。5红灯、绿灯每次亮 30S，在绿灯亮的最后 3S 黄灯亮。三、主要仪器及器材数字电路实验箱 FPGA 及开发系统四、预习要求分析设计要求，制定实验方案，画电路结构框图。五、报告要求1. 列出设计步骤。2. 给出电路元件符号及端口说明。3. 给出 VHDL源程序。4. 给出功能仿真结果。5. 给出 FPGA设计结果。23附录74LS系列 TTL 电路外引线排列。(顶视)174LS00四 2 输入正与非门Y= (AB)274LS04六反相器Y= AVCC 6A 6Y 5A 5Y 4A 4Y374LS10V CC 1C 1Y 3C 3B 3A 3Y14 13 12