数字逻辑模拟试题教材

1、数字逻辑模拟试题 一单项选择题 1表示任意两位无符号十进制数至少需要（）二进制数。A 6B7C8D92余 3码 10001000对应 的 2421码为（ ）。 A01010101B.10000101 C.10111011 D.111010113下列四个数中与十进制数（ 72）10 相等的是 （ ） A（01101000）2B. （01001000）2C.（01110010）2D. （01001010）24某 集成电 路 芯片，查手册 知其最大输出 低电平 UOLmax=0.5V，最大输入低电平 UILmax =0.8V ，最小输出 高电平 UOHmin =2.7V，最小输入高电平 UIHmin

2、 =2.0V，则 其高电平噪声容限 UNH=（）A0.3VB.0.6V C.0.7V D.1.2V5标准或 -与式是由（）构成的逻辑表达式A 与项相或B. 最小项相或 C. 最大项相与D.或项相与6.根据反演规则， F A C C DE E 的 反 函 数 为（ ）。A. F AC C（D E） E B. F A C C（D E） E C. F （A C CD E） E D. F AC C（D E） E 7、对于 TTL 或非门多余输入端的处理， 不可以（）。A、接电源B、通过 0.5k电阻接地C、接地D 、与有用输入端并联8下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。A. 与门

3、B. 或门 C. 非门 D. 与非门 9 将 D 触发器改造成 T 触发器，图 1 所示电路中的虚 线框内应是（ ）。A. 或非门 B. 与非门 C. 异或门 D. 同或门 10以下电路中可以实现线与功能的有（）。A.与非门 B.三态输出门C.传输门 D.漏极开路门11要使 JK 触发器在时钟作用下的次态与现态相反， JK 端取值应为（ ）。AJK=00. JK=01 C. JK=10 D. JK=1112设计一个四位二进制码的奇偶校验器，需要（）个异或门。A2B. 3 C. 4 D. 513相邻两组编码只有一位不同的编码是 （ ）A2421BCD码 B.8421BCD码 C. 余 3 码 D

4、. 循环码 14下列电路中，不属于时序逻辑电路的是 （ ） A计数器B. 全加器 C. 寄存器 D.RAM 15一个 4 位移位寄存器， 现态为 0111，经右移 1 位后其次态为 ( )A0011 或 1011B.1101 或 1110C.1011 或 1110 D.0011 或 111116为了将正弦信号转换成与之频率相同的脉冲信号，可采 用( )A多谐振荡器B. 移位寄存器C. 单稳态触发器D. 施密特触发器17一个 6 位地址码、 8 位输出的 ROM，其存储矩阵的容量 为( )bit.A648B.48 C.256 D.818某 8 位 DAC，当输入全为 1 时，输出电压为 5.10

5、V，当 输入 D=(10000000)2 时，输出电压为 ( )A5.10V B.2.56V C.1.28V D. 都不是19PROM是一种 可编程逻辑器件。 ( )A与阵列可编程、或阵列固定的B. 与阵列固定、或阵列可编程的C. 与、或阵列固定的D. 与、或阵列都可编程的20、ROM不能用于 。A. 函数运算表 B. 存入程序C. 存入采集的动态数据 D. 字符发生器二多项选择题1逻辑函数 F=AB 和 G=AB满足关系（）。A. F G B. F G C. F G D. F G 1 2函数 F（A, B, C）m（1,2,3,6）,G（A,B,C） m（0,2,3,4,5,7）,则 F 和

6、 G 相“与”的结果是（ ）。A m2 m3B 1C ABD AB3设两输入或非门的输入为 x 和 y，输出为 z ，当 z 为低 电平时，有（ ）。Ax和 y 同为高电平 ； B x为高电平， y为低电平 ； Cx 为低电平， y 为高电平 ； D x 和 y 同为低电平 . 4组合逻辑电路的输出与输入的关系可用（）描述。A 真值表B. 流程表 C逻辑表达式D. 状态图5. TTL 电路在正逻辑系统中， 以下输入中（ ）相当于接 1。A悬空B. 通过 3k电阻接电源C通过 3k电阻接地 D. 通过 510电阻接地三填空题1数字逻辑电路可分为组合和 两大类。2用与、或、非等运算表示函数中各个变

7、量之间逻辑 关系的代数式叫 。3四变量逻辑函数的 标准与或式为 F(a,b,c,d)=m(0,2,3,4,6,8,9,11,13) ，其标准或与式为 ，它的反函数的标准与或式为 。4三态逻辑门输出有三种状态： 0态、1 态和。5在组合逻辑电路中，当输入信号改变状态时，输出 端可能出现的虚假过渡干扰脉冲的现象称为6根据需要选择一路信号送到公共数据线上的电路叫。7、16 个触发器构成计数器，该计数器可能的最大计数 模值是 。8触发器按功能分可分为 RS、D 、JK、T 和。9某计数器的输出波形如图1 所示，该计数器是进制计数器。10 Moore 型时 序逻 辑电路 的输 出仅仅 取决 于，而不受电

8、路当时的输入信号影响或没有输入变量。 11对于一个频率有限的模拟信号，设其最高频率分量的频率为 fmax，在取样后为了无失真地恢复原始输入 信号频谱，取样时必须满足取样频率： fs 。_12为了构成 8K16bit 的 RAM ，需要 片 1K8bit的 RAM ，地址线的高 位作为地址译码的输入，地址译码使用的是 _线 _线译码器。13在 A/D 转换中，最小量化单位为，如果使用四舍五入法， 最大量化误差为 _，如果使用只舍不入法，最大量化误差为 _。14、10位 A/D 转换器中，已知输出为 258H 时，对应的输入电压为 1.2V，则当输入的电压为 1.8V 时，输出的数字量是H。15

9、74LS138是 3线-8 线译码器，译码输出为低电平有效，若输入 A2A1A0=100时，输出 Y7Y6Y5Y4Y3Y2Y1Y0 =。168线3线优先编码器 74LS148的优先权顺序是 I7，I 6，?I1，I0 ，输入低电平有效，输出 Y2 Y1 Y0为二进制反码输出。当 I7I6I 5I4I 3I2I1I 0 为 11010101时，输出 Y2 Y1 Y0。四、分析题1用图形法将下列逻辑函数化成最简“与或 ”式F（A,B,C,D）=m（0，2，4，5，6，7，12）+ d（，8 10） 2分析图中所示电路的逻辑功能。列出真值表，写出 电路输出函数 S 的逻辑表达式。3、分析图中所示的组

10、合逻辑电路，要求：（1）写出输出 Y1、Y2 的表达式。（2）列出真值表（3）说明电路逻辑功能4根据图中所示 4 选 1 数据选择器实现的组合电路， 写出输出 E 表达式并化成最简 “与或 ”表达式。5、时序电路如图所示，写出各触发器的驱动方程、该 电路的状态方程，并画出状态转换图， 说明电路功能（设 各触发器的初态均为 0）。6、电路如图所示，已知 CP 端输入脉冲的频率为 10kHz， 试分析当输入控制信号 A，B，C，D，E，F，G，H ，I 分别为低电平时， Y 端输出的脉冲频率各为多少？并说 明电路的逻辑功能。BI五、设计题1在举重比赛中，有甲、乙、丙三位裁判，其中甲为 主裁判， 当

11、两位或两位以上裁判 （其中必须包括主裁 判在内）认为运动员上举合格，才可发出合格信号， 用最少的与非门设计满足上述要求的组合逻辑电路。2、试用 PLA 设计一个满足以下要求的译码电路。该电 路输入信号 DCBA 为 4位二进制码。 输出信号 Y 1、Y 2、 Y 3在下列几种情况下有确定的状态： 当 DCBA 所对应的十进制数为 13 时， Y1=1， Y2=Y3=0； 当 DCBA 所对应的十进制数为 68 时， Y2=1， Y1=Y3=0； 当 DCBA 所对应的十进制数为 1113 时,Y 3=1， Y1=Y2=0。3用同步四位二进制计数器 74161构成初始状态为 0100 的七进制计数器。画出状态转换图和连线图。4用同步四位二进制计数器 74160构成 48 进制的计数 器。画出状态转换图和连线图。5、用八选一数据选择器 74HC151 设计一个函数发生器 电路，S1、S2为控制端， A、B 为逻辑变量输入端， Y 为 函数发生器输出端，要实现的功能如图所示。6、图（ a）是一个序列信号产生电路的框图，其输出 L 与时钟脉冲 CP 的波形如图（ b）所示。试用边沿 D 触 发器和中规模组合逻辑器件设计该时序电路。六、作图题1、图中 (d)所示 A、B、C