(完整word版)数电课设(三位数字显示计时系统)(word文档良心出品)

1、数字电路逻辑设计 课 程 设 计 专业班级：通信 08-01 姓名 : 学号 : 三位数字显示计时系统 一. 设计要求 设计一个3位数字显示的时间计数系统，以供运动员比赛用。要 求精度到秒，最大计时9分59秒。可以用按钮开关控制计数器的启 动，停止及清零，开机时可以自动清零。 二. 设计方案 数字显示计时系统是通过控制电路使加法计数器对连续脉冲进行 计数，而加法计数器通过译码器来显示它记忆的脉冲周期个数。 1. 连续脉冲发生： 可选用555定时器构成的多谐振荡器产生，也可选用石英晶体振 荡器，通过计数器分频产生，获得精确的秒脉冲信号。 2. 计数及译码显示： 加法计数器构成电子秒表的计数单元。

2、分频器输出端取得周期为 一秒的矩形脉冲送入计数器中。 三个计数器的输出端分别与三个数码显示译码器的相应输入端连 接。可显示0: 009: 59计时。 三. 设计原理 1.74LS160 功能表; 输入 输出 CR LD CTT CTP CP DO D1 D2 D3 Q0 Q1 Q2 Q3 0 * * * * * * * * 0 0 0 0 1 0 * * dO d1 d2 d3 d0 d1 d2 d3 1 1 1 1 * * * * 计数 1 1 0 * * * * * * 触发器保持，CO=0 1 1 1 0 * * * * * 保持 74LS160,为模十加法计数器。使用三片：第一片清零端

3、CR,置 数端LD,CTT,CTP均置1, CP输入连续脉冲，实现模十计数，经过 十个脉冲后，输出端CO=1。将第一片芯片的输出端 CO接第二个芯 片的CTT和CTP，第二个芯片的置数端LD置1, CP输入连续脉冲， 当第一个芯片循环一次时才开始计数。由于该芯片为异步清零，所以 将输出QB,QC接入与非门，输出接入清零端 CR,当计数至5时，实 现清零，完成模六计数。将第二片芯片的清零端的 CR接高位片的脉 冲输入端CP，高位位片清零端CR,置数端LD,CTT,CTP均置1,当第 二片芯片实现一次清零即模六计数一次，才开始计数，实现模十计数。 2. 74L00为与非门芯片。 与非门功能表 A

4、B Y 0 0 1 0 1 1 1 0 1 1 1 0 四.设计仿真（EWB仿真） 74160 CL VCC CLK RCO A 阳 B QB C QG D QV EhF ENT GND L(W 74160 1 KOhffl(5V L VCC 4E 4A 4Y 3B 3A 3Y 1 KOhmJSv nu nu 1 一 CL宅 VCC *CLK RCO A 曲 B QB c (X D 迦 EbF ENT GND LOAD 1 HzfSC% _iL ? 1 KOI*fni5V :1 kOtim刖 1k 01-i I Ji /CCROCQAQBQCQI) K. K D CLCLEECOtz_lJ 1

5、 7俪 :j 1:4E4ft4 13E3A3Y 7400 篙质霸X WLK VCC塩住品I 心4B4A4Y3B邹計 3LBLY曲迪智皿 74160 COABCDT VCRC碟 aQCQENlg A E c D 战K p D 74 五. 设计实验操作 1. 取实验所需芯片：一片74LS00,三片74LS160 2. 分别将三个74LS160电源,接地端接好,CP接连续脉冲， ENT,ENP,LD,CLR 接 1，QA,QB,QC,QD 接数码显示管的 A,B,C,D，测 试芯片的计数功能。74LS00电源，接地接好，按与非门的功能表测试 芯片功能。 3. 测试完成后，按如上仿真电路图连线。 六. 设计结果显示 0: 00 0: 01 0: 02 0: 09 0: 10 0: 19 0: 20 0: 591: 00 9: 59 0: 00 七. 设计总结及体会 通过实验我了解了 74LS106同步加法计数