计算机系统结构课后题.

1、例题1.1假设将某一部件的处理速度加快到10倍，该部件的原处理时间仅为 整个运行时间的40%,则采用加快措施后能使整个系统的性能提高多少0解答由题意可知:Fe=0.4, Se=10,根据Aindalil定律,加速比为】Sii=l/(0.6 十 0.4/10=1.56例题1.2采用哪种实现技术来求浮点数平方根FPSQR的操作对系统的性能影 响较大。假设FPSQR操作占整个测试程序执行时间的20%。一种实现方法是采用 FPSQR硬件，使FPSQR操作的速度加快到10倍。另一种实现方法是使所有浮点数 据指令的速度加快，使FP指令的速度加快到2倍,还假设FP指令占整个执行时间的 50%。请比较这两种设

2、计方案。解答分别计算出这两种设计方案所能得到的加速比：例题1.2解答=(4*25%+(1.33*75%=2.0方案 1:CPI 1=CPI 原-2%*(CPI 老 1-CPI 新 1=2.0-2%*(20-2=1.64方案 2:CPI 2=CPI 原-25%*(CPI 老 2-CPI 新 2=2.0-25%*(4-2=1.5方案2的加速比丸11时间原/CPU时间2=IC*时钟周期*CPI原/ IC*时钟周期 *CPI 2=2/1.5=1.33习题1.17假设高速缓存Cache I作速度为主存的5倍，且Cache被访问命中 的概率为90%,则采用Cache后，能使整个存储系统获得多高的加速比Sp

3、。解答我们首先对新的存储系统的性能做以下的假设在Cache不命中的情况 下，对Cache的访问不会额外损失时间，即【首先，决定Cache是否命中所用的时间可 以忽略;其次，在从主存向Cache传输的同时，数据也被传输给使用部件（不需要再从 Cache中读取。这样，新的存储系统中，平均存取时间分为两个部分：hit Cache miss main hit hit miss nnss average new RTRTRTRTT x+x=x+x=_其中,R表示各种情况所占的比例。根据加速比的计算公式，57.39.051.011_=x +x=x+x =hit Cache miss main main a

4、verage new average old pRTRTTTTS习题119解答CPI=SCPIixIi/Ic=45000/105十(32000x2/105十(15000x2/105十(8000x2/105=1.55MIPS =(40 x 106/(1.55 xl06 =25.8MIPSTe =105/(25.8 xl06 =3.88ms习题1.20某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机 来执行一个已知混合程序。假定每次存储器存取为1周期延迟、试问G此计算机 的有效CPI是多少？(2假定将处理机的时钟提高到30MHz,但存储器子系统速率不变。这样,每次存 储器存取需要两

5、个时钟周期。如果30%指令每条只需要一次存储存取,而另外5%每 条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改 进后的处理机性能。解答(1由MIPS =时钟频率/(CPIX106,则有CPIA =时钟频率 /(MIPSxlO6= 1.5O(2当时钟频率为15MHZ时,假设不进行存储操作指令的CPI为x,则要进行一次 存储操作指令的CPI为1+ x,要进行二次存储操作指令的CPI为2+ x,因此有1.5 = xx65% 十(1 十 xx30% 十(2+ xx5%解得x= 1.1当时钟频率为30MHZ时，不进行存储操作指令的CPI不变为1丄要进行一次存 储操作指令的C

6、PI为2十x = 3丄要进行二次存储操作指令的CPI为4十x = 5.1,因此 平均 CPI 为:CPIB = 1.1x65% 十 3.1x30% 十 5.1x5% = 1.9所以 MIPSB =时钟频率/(CPIBxl06=(30xl06/(1.9xl06= 15.8习题2.13个处理机共有10条指令，各指令在程序中出现的概率如下表指令 信号出现概率Huffman编狂码2/8扩展编狂码3/7扩展编慈码1 0.25 0.20 3 0.154 0.10 5个处理机共有10条指令，各指令在程序中出现的概率如下表：指令信号出现概率Huffman编狂码2/8扩展编慈码3/7扩展编確码1 0.252 0

7、.203 0.154 0.105 0.086 0.087 0.058 0.049 0.0310 0.02(1采用最优Huffinan编码法(信息爛计算这10条指令的操作码最短平均长度。(2采用Huffman编码法编写这10条指令的操作码,并计算操作码的平均长度， 计算与最优Huffinan编码法(信息爛相比的操作码信息冗余量。将得到的操作码编 码和计算的结果填入上面的表中。(3采用2/8扩展编码法编写这10条指令的操作码，并计算操作码的平均长度，计 算与最优Huffman编码法相比的操作码信息冗余量。把得到的操作码编码和计算 的结果填入上面的表中。(4采用3/7扩展编码法编写这10条指令的操作

8、码，并计算操作码的平均长度，计 算与最优Huffman编码法相比的操作码信息冗余量。把得到的操作码编码和计算 的结果填入上面的表中。解答习题2.14一台模型机共有7条指令倍指令的使用频度分别是35%、25%、20%、10%、5%、3%、2%,有8个通用数据寄存器,2个变址寄存器。(1要求操作码的平均长度最短，请设计操作码的编码,并计算所设计操作码的平均长度。(2设计8位字长的寄存器一寄存器型指令3条,16位字长的寄存器-存储器型变 址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出各字段 的长度和操作码的编码。解答习题2.15某处理机的指令字长为16位，有双地址指令、单地址

9、指令和零地址指令三类，并 假设每个地址字段的长度均为6位。(1如果双地址指令有15条，单地址指令和零地址指令的条数基本相同,问单地 址指令和零地址指令各有多少条并且为这三类指令分配操作码。(2如果要求三类指令的比例大致为199,问双地址指令、单地址指令和零地址 指令各有多少条。并且为这三类指令分配操作码。解答(1双地址指令格式为：操作码地址码1地址码2466单地址指令格式为:10 6操作码地址码零地址指令格式为J6操作码双地址指令15条，操作码为:0000-1110;单地址指令26-1=63条，操作码为1111 000000-1111 111110零地址指令 26=64 条，操作码为:1111

10、 111111 000000-1111 111111 111111(2双地址指令14条，地址码90001101;单地址指令 26*2-2 = 126 条,1110 000000-1110 111110,1111 000000-1111111110;零地址指令 128 条 1111 111111 000000-1111 111111 llllllo习题3.1什么是存储系统?对于一个由两个存储器Ml和M2构成的存储系统, 假设Ml的命中率为h,两个存储器的存储容量分别为si和s2,存取时间分别为tl和 t2,每千字节的成本分别为cl和c2o在什么条件下整个存储系统的每千字节平均成本会接近于c2?该

11、存储系统的等效存取时间9是多少？假设两层存储器的速度比一(2/仃,并令e=tl/ta为存储系统的访问效率。试以和命中率h来表示访问效率e0如果1-100,为使访问效率e0.95,要求命中率h是多少?对于中的命中率实际上很难达到,假设实际的命中率只能达到0.96。现在采用一种缓冲技术来解决这个问题。当访问Ml不命中时，把包括被访问数据 在内的一个数据块都从M2取到Ml中,并假设被取到Ml中的每个数据平均可以被 重复访问5次。请设计缓冲深度（即每次从M2取到Ml中的数据块的大小。解答习题3.3要求完成一个两层存储系统的容量设计。第一层Ml是Cache、其容量有三种选择:64KB. 128KB和25

12、6KB ,它们的命中率分别为0.7、0.9和0.98;第二层 M2是主存储器、其容量为4MB。并设两个存储器的存取时间分别为tl和2每千字 节的成本分别为cl和c2o如果cl=20c2和t2=10tlo在tl=20ns的条件下,分别计算三种存储系统的等效存取时间。如果 c2=0.2美元KB ,分别计算三种存储系统每千字节的平均成本。对三种存储系统的设计作一个比较，并分别按平均成本和等效存取时间指出 它们性能的排列次序。根据等效存取时间和平均成本的乘积，选择最优的设计。解答(1 t = htl 十(1 -ht2,当 cache 为 64k 时，t = 0.7*20ns 十(l-0.7*200ns

13、 = 74ns ;当 cache=128k 时, t=38ns ;当 caclie=256k 时，t=23.6ns(2按照公式：212211s s s c s c c +=cache=64k, c=0.2585 美元/k 字节;caclie=128k, c=0.3152 美元/k 字节； caclie=256k ,c=0.4235 美元/k 字节(3按等效访问时间由小到大排序,容量分别为:256k ,128k ,64k按每字节平均价格由小到大排序份别为：64k, 128k, 256k(4 19.129 ns.美元/k 字节；11.9776 ns.美元/k字节;9.9946 ns.美元仪字节;选

14、256k的cache最优习题3.7有16个存储器模块海个模块的容量为4M字节,字长为32位。现在 要用这16个存储器模块构成一个主存储器,有如下几种组织方式:方式L16个存储 器模块采用高位交叉方式构成存储器。方式2:16个存储器模块构成并行访问存储 器。方式3:16个存储器模块采用低位交叉方式构成存储器。方式4:2路高位交叉8 路低位交叉构成存储器。方式5:4路高位交叉4路低位交叉构成存储器。方式6:4 路并行访问4路低位交叉构成存储器。写出各种存储器的地址格式。(2)比较各种存储器的优缺点。不考虑访问冲突，计算各种存储器的频带宽度。画出各种存储器的逻辑示 意图。解答(1主存地址格式：区号E

15、区内组号G组内块号B块内地址W4(2 Cache地址格式】组号组内块号块内地址(3主存与Cache中各个块的映象对应关系：块 0B0 块 1B7块 0B6 块 1 B5 块 0B4 块 1 B3 块 0B2 块 1 B1区0区1块0 CO块1 C3块 0C2 块 1C1组1组0(4 Cache的块地址流情况：B6 B2 B4 Bl B4 B6 B3 BO B4 B5 B7 B3 C2 C3 CO Cl CO C2 C3 Cl CO Cl C2 C3(5 FIFO中Cache的块命中率】3/12=25%(6 LFU中Cache的块命中率】4/12=33.3%(7改为全相联映象后：FIFO中块命中

16、率:4/12=33.3% LFU中块命中率:3/12=25% (8这时Cache的命 中率:1-8/(16x12=95.8%习题5.8用一条5个功能段的浮点加法器流水线计算F =o每个功能段的延迟时间均相等，流水线的输出端与输入端之间有直接数据通路,而且设置有足够的缓冲寄存 器。要求用尽可能短的时间完成计算，画出流水线时空图，计算流水线的实际吞吐 率、加速比和效率。解答1 234567891 234567891 23457891 2 3 4 56789123456789123456789 10111314 151618192121吞吐率:t TP =219 加速tt：S=9*5/21=15/7 效率:721595=AxAx =ttE习题5.11条有4个功能段的非线性流水线、每个功能段的延迟时间都相等, 都为20ns ,它的预约表如下(1写出流水线的禁止集合和初始冲突向量。画出调度流水线的状态图。求流水线的最小启动循环和最小平均启动距离。求平均启动距离最小的恒定循环。求流水线的最大