数电智力竞赛抢答器课程设计最新完全版讲解

1、 电子技术课程设计 电子技术 课 程设计 成绩评定表 设计课题 ： 智力竞赛抢答器 学院名称 ： 电气工程学院 专业班级 ： 电气 1503 学生姓名 ： 段帅朋 学 号 ： 201523010310 指导教师 ： 设计地点 ： 31-220 设计时间 ： 2017.6.26-2017.7.2 指导教师意见： 成绩: 签名： 年月日 电子技术课程设计 电子技术 课程设计任务书 学生姓名 段帅朋 专业班级 电气 1503 学号 201523010310 题目 智力竞赛抢答器 课题性质 工程设计 课题来源 自拟 指导教师 主要内容 （参数） 用 TTL 或 CMOS 集成电路设计智力竞赛抢答器逻辑

2、控制电路，具体要求如下： 1. 抢答组数为 4 组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其 它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声， 并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最 先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示） 。 任务要求 （进度） 第 1-2 天：

3、熟悉课程设计任务及要求，查阅技术资料，确定设计方案。 第 3-4 天：按照确定的方案设计单元电路。要求画出单元电路图，元件及 元件参数选择要有依据，各单元电路的设计要有详细论述。 第 5-6 天：撰写课程设计报告。要求内容完整、图表清晰、文理流畅、格 式规范、方案合理、设计正确，篇幅合理。 主要参考 资料 1 康华光电子技术基础（模拟部分） （第 5 版）M 北京：高等教育出 版社， 2004 2 阎石数字电子技术基础（第 5版）M 北京：高等教育出版社， 2006 3 陈光明.电子技术书课程设计与综合实训 M 北京航空航天出版社 . 2007 审查意见 系（教研室）主任签字： 年 月 日 电

4、子技术课程设计 目录 1. 绪论 3 1.1设计目的 3. 1.2 设计要求 3. 2. 方案设计 3. 2.1 系统工作流程图 3. 2.2 元器件清单 4. 2.3 主要元器件选择与分析 5. 2.3.1 轻触开关 5. 2.3.2 74LS192计数芯片 5. 2.3.3 共阴极数码管以及其驱动芯片 74LS486. 2.3.4 74LS175四路 D 触发器 7. 2.3.5 555定时器 8. 2.3.6 集成门电路 8. 2.3.7 无源蜂鸣器 8. 3. 原理分析 9. 3.1 抢答必答模式选择及其指示电路 9. 3.2 抢答电路 9. 3.3 脉冲产生电路 1.0. 3.4 单

5、稳态定时电路 1.1 3.5 定时电路 1.2. 3.6 音响电路 1.3. 3.7 整机电路分析 1.3. 3.8 加减分数电路 1.4. 4. 设计总结 1.5. 电子技术课程设计 1. 绪论 1.1 设计目的 1、注重培养学生正确的设计思想，掌握课程设计的主要内容、步骤和方法。 2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、 解决问题，提高综合运用所学知识的能力。 3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、 步骤。为以后从事电子电路设计、研制电子产品打下基础。 4、了解电子线路设计的工程，学会书写设计说明书。 5、培养学生严肃、认真的

6、科学态度和工作作风。 6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 7、培养学生自主学习能力，扩展知识面。 8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感 性的认识。 9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的 设计流程。这样才能在分析电路有良好的思路，便于找出错的原因。 1.2 设计要求 用 TTL 或 CMOS 集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下： 1. 抢答组数为 4 组，输入抢答信号的控制电路应由无抖动开关来实现。 2. 判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号， 闭锁其它

7、各路输入使其它组再按开关时失去作用， 并能对抢中者有光、 声显示和 呜叫指示。 3. 计数、显示电路。每组有三位十进制计分显示电路，能进行加 /减计分。 4. 定时及音响。必答时，启动定时灯亮，以示开始，当时间到要发出单音调 “嘟” 声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时， 指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数 码管显示）。 2. 方案设计 2.1 系统工作流程图 系统流程图如 2.1所示，控制电路是核心组成部分， 它控制抢答电路、 音响电路、 指示灯电路以及定时电路。主要由门电路与门、与非门、或门等实现控制逻辑。 主持人和参赛选

8、手都是通过按钮输入控制信号到控制电路， 通过控制电路的逻辑 实现对各个模块的控制。 1K 脉冲主要用于触发器时钟， 秒脉冲主要用于计时器。 四组三位十进制加减分电路 图 2.1 智力竞赛抢答器系统流程图 2.2 元器件清单 绘制完原理图后使用 Altiumdesigner 导出元器件清单如表 2.1 所示，主要有按键、 门电路、驱动芯片、数码管、 555 定时器及其常用的电容电阻晶体管等。 表 2.1 元器件清单 电子技术课程设计 2.3 主要元器件选择与分析 图 2.2 轻触开关 2.3.1 轻触开关 轻触开关又叫按键开关，最早出现在日本 称之为： 敏感型开关 使用时以满足操作力的条件向开关

9、操作 方向施压开关功能闭合接通，当撤销压力时开关即 断开，其内部结构是靠金属弹片受力变化来实现通 断的。 轻触开关由：嵌件、基座、弹片、按钮、盖板组成其中防水类轻触开关在弹 片上加一层聚酰亚胺薄膜如图 2.2 所示。 关于五脚轻触开关的脚位问题： 两个引脚为一组， 向开关体正确施压时四个 引脚相导通，第五个引脚为接地作用。 2.3.2 74LS192计数芯片 74LS192 十进制同步加减可逆异步预置数计数器， 它具有双时钟输入， 并具有清 除和置数等功能，其引脚排列如图 2.3 所示，逻辑符号如图 2.4的所示。图中： 为置数端， 为加计数端， 为减计数端， 为非同步进位输出端， 为非同步借

10、位输出端， P0、P1、P2、P3为计数器输入端，为清除端， Q0、 Q1、Q2、Q3 为数据输出端。其功能如表 2.2 所列。 表 2.2 74LS192 功能表 输入 输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 0 0 0 0 0 0 d c b a d c b a 0 1 1 加计数 0 1 1 减计数 电子技术课程设计 图 2.4 74LS192 功能图 图 2.3 74LS192 引脚排列 2.3.3 共阴极数码管以及其驱动芯片 74LS48 共阴极则是把所有 led 的阴极连接到共同接点 com，而每个 led 的阳极分别 为 a、b、c、d、e、f、g及 dp

11、（小数点），如图 2.5所示。图中的 8个 led分别与 上面那个图中的 adp各段相对应，通过控制各个 led 的亮灭来显示数字。 在实际使用中，处理器很少直接输出 7 位二进制码来控制数码管的显示， 一 般都采用译码器和数码管连接的方式。 因为采用了译码器后， 译码工作由译码器 独立完成，中央处理器的输出信号可以由 7 位二进制信号减少成 4 位 8421BCD 码。并且极大地提高了电路安全性和稳定性，其连接方式如图 2.6 所示。 74LS48除了有实现 7 段显示译码器基本功能的输入 （DCBA ）和输出（Ya Yg）端外， 74LS48还引入了灯测试输入端（ LT）和动态灭零输入端（

12、 RBI），以 及既有输入功能又有输出功能的消隐输入 /动态灭零输出（ BI/RBO ）端。其功能 参照功能表 2.3 表 2.3 74LS48 功能表 74ls48 功能表 七段译码驱动器功能表 十进数 输入 BI/RBO 输出 备注 或功能 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1 1 1 1 1 1 0 1 1 H x 0 0 0 1 H 0 1 1 0 0 0 0 2 H x 0 0 1 0 H 1 1 0 1 1 0 1 3 H x 0 0 1 1 H 1 1 1 1 0 0 1 4 H x 0 1 0 0 H 0 1 1 0 0

13、1 1 5 H x 0 1 0 1 H 1 0 1 1 0 1 1 6 H x 0 1 1 0 H 0 0 1 1 1 1 1 7 H x 0 1 1 1 H 1 1 1 0 0 0 0 8 H x 1 0 0 0 H 1 1 1 1 1 1 1 9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11 H x 1 0 1 1 H 0 0 1 1 0 0 1 12 H x 1 1 0 0 H 0 1 0 0 0 1 1 6 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0

14、 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 BI x x x x x x L 0 0 0 0 0 0 0 2 RBI LT H L 0 0 0 0 L 0 0 0 0 0 0 0 3 L x x x x x H 1 1 1 1 1 1 1 4 电子技术课程设计 2.3.4 74LS175四路 D 触发器 74ALS175 为一四路的锁存器，当 CLK 引脚输入上涨沿时， 1D-4D 被锁存到输 出端（1Q-4Q）。在 CLK 其他状态时，输出与输入无关。 其功能表如表 2.4所示 表 2. 4 74LS175 功能表 图 2.5 数码管 图 2.6 74

15、LS48 与数码管连接图 电子技术课程设计 2.3.5 555 定时器 图 2.7 555 定时器内部结构 图 2.8 蜂鸣器 如图 2.7 所示： 555 定时器的功能主要由两个 比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。 在电源与地之间加上 电压，当 5 脚悬空时，则电压比较器 C1 的 同相输入端的电压为 2VCC /3，C2 的反相输 入端的电压为 VCC /3。若触发输入端 TR 的 电压小于 VCC /3 ，则比较器 C2 的输出为 0， 可使 RS 触发器置 1，使输出端 OUT=1。如 果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大

16、于 VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为低电平，其功能 表如表 2. 5 所示 表 2. 5 555 定时器功能表 2.3.6 集成门电路 集成门电路主要用于实现逻辑控制功能，此次设计使用到的集成门电路有 74LS00两输入四与非门、74LS20四输入两与非门、74LS08两输入四与门、74LS32 两输入四或门。 2.3.7 无源蜂鸣器 无源蜂鸣器利用电磁感应现象，为音圈接入交变电流后 形成的电磁铁与永磁铁相吸或相斥而推动振膜发声，接 入直流电只能持续推动振膜而无法产生声音，只能在接 电子技术课程设计 通或断开时产生声音，因此需要脉冲震

17、荡信号才能发 生。如图 2.8 3. 原理分析 3.1 抢答必答模式选择及其指示电路 如图 3.1 所示，这是一个模式选择电路，主要由开关和门电路组成，由主持人通 过单刀双掷开关来选择是必答模式还是抢答模式。当开关 S6拨到 1 引脚即连接 GND 为低电平时，与非门 U3C 的 9 引脚输入低电平，则8 引脚必然输出高电平， 然后经过一个与门输入到 U1D 的 13 引脚，12 引脚为其他模块的控制信号，当 12 引脚为高电平时与门打开， 13 引脚的高电平信号可以被送到 11 引脚，点亮 LED 灯，当单刀双掷开关拨到 3引脚即接高电平时， 10引脚 1HZ的秒脉冲信号 可以通过与非门送到

18、 8引脚，然后通过控制与门送到 11引脚使 LED 灯闪烁，需 要熄灭指示灯时，只需要让与门的 12 引脚的控制信号为低电平，与门关闭， 11 引脚始终输出低电平，达到熄灭指示灯的效果。 图 3.1 抢答 / 必答模式选择电路 3.2 抢答电路 如图 3.2所示，抢答电路是由抢答按钮、 74LS175四路 D 触发器、控制门电 路（ 74LS20两输入与非门、 74LS08两输入与门）、 LED 发光二极管和电容电阻 构成。 首先需要主持人通过图 3.2 的模式选择选择抢答模式，这样 2 引脚的 “ QD-BD ”高电平信号就送到了图 3.2 U1A 的与门 1 引脚输入端，然后主持人 按下复

19、位按钮 S 1,低电平信号通过与门送到 74LS175的 1引脚，进行触发器清零， 此时 1Q、2Q、3Q、4Q都是高电平经过 74LS20 与非、 74LS00 取非之后输 出高电平到与非门 U3B 的 5 引脚，使得 1KHZ 的时钟脉冲信号加在 74LS175的 CLK 上，等待竞赛选手抢答同时 U3A 输出的信号也会作为控制信号送到其他门 电路参与系统控制。 选手通过经过电容滤波消抖后的按钮 S1-S4 进行抢答，当有 选手按下某一抢答按钮时，对应 Q 端输出高电平点亮对应发光二极管，同时对 应 Q 端会输出一个低电平， 经过与非门之后在 U3A 引脚输出低电平， 锁住 U3B 这个与

20、非门，使得 1KHZ 的时钟脉冲信号不能送到 74LS175的CLK 上，所以会 锁住 D 触发器，其他选手再按下抢答按钮，由于没有时钟脉冲， D 触发器信号 不会改变，时钟保留第一次触发状态，这样实现了排除其他组干扰信号。四个 Q 输出端只会输出 0000、 0001、 0010 、0100 、1000 五中状态，为了显示抢答 组别号，现在通过或门 U874LS32做出来 BCD 码的低三位 000 、001、010、011 、 电子技术课程设计 100 五种状态送给译码显示电路让最高位接地显示抢答组别号，其中译码显示 部分会在 3.7 节的定时电路中详细分析 3.3 脉冲产生电路 如图 3

21、.3 和图 3.4 是基于 555 定时器的无稳态振荡电路 多谐振荡器是能产生矩形波的一种自激振荡器电路， 由于矩形波中除基波外 还含有丰富的高次谐波，故 称为多谐振荡器。多谐振荡器没有稳态，只有两个 暂稳态，在自身因素的作用下，电路就在两个暂稳态之 间来回转换，故又称它 为无稳态电路。 由 555 定时器构成的多谐振荡器如图 3.3 所示， R3，R8 和 C5 是外接定时元件， 电路中将高电平触发端（ 6 脚） 和低电平触发端（ 2 脚）并接后接到 R8 和 C8 的连接处，将放电端（ 7 脚）接到 R3，R8 的连接处。 由于接通电源瞬间，电容 C 来不及充电，电容器两端电压 Uc 为低

22、电平，小于 （1/3）Vcc，故高电平触发 端与低电平触发端均为低电平， 3 引脚输出 Uo 为高 电平，放电管 VT 截止。这时，电源经 R3，R8 对电容 C 充电，使 电容 C8 上电 压 Uc 按指数规律上升，当 Uc 上升到（ 2/3）Vcc 时，3 引脚输出 Uo 为低电平， 放电管 VT 导通，把 uc 从（1/3）Vcc 上升到（ 2/3）Vcc 这段时间内电路的状态 称为第一暂稳态，其维持时间 TPH 的长短与电容的充电时间有关 。充电时间常 数 T 充 =（ R1 R2） C。 由于放电管 VT 导通，电容 C 通过电阻 R8 和放电管放电，电路进人第二暂稳 态.其维持时间

23、 TPL 的长短与电 容的放电时间有关，放电时间常数 T 放 R8*C5 随着 C8 的放电， Uc 下降，当 Uc 下降到（ 1/3）Vcc 时，输出 Uo 为高电平，放 电管 VT 截止， Vcc 再次对电容 C8 充电，电路又翻转到第一暂稳态。不难理解， 10 电子技术课程设计 接通电源后，电 路就在两个暂稳态之间来回翻转，则输出可得矩形波。电路一 旦起振后， Uc 电压总是在（ 1/32/3）Vcc 之间变化。图 3.5 所示为工作波形。 通过计算分析推到出震荡周期 T =0.69*（R3+2R8）*C8 。通过调节定时电阻电容来 控制脉冲的频率。 图 3.3为 1KHZ 的频率，用于

24、 D 触发器的时钟信号和无源蜂鸣 器的震荡发生信号；图 3.4 为 1HZ 的秒脉冲信号，用于 74LS192 计数器芯片的 计数脉冲和 LED 闪烁脉冲信号。 图 3.3 1HZ 脉冲发生器 图 3.4 1KHZ 脉冲发生器 图 3.5 多谐振荡工作波形 3.4 单稳态定时电路 如图 3.6 是基于 555定时器的单稳态触发器电路。 单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。 在触发信号作 用下，电路将由稳态翻转到 暂稳态，暂稳态是一个不能长久保持的状态，由于 电路中 RC 延时环节的作用，经过一段时间后，电路会自动返回到稳态，并在输 出端获得一个脉冲宽度为 tw 的矩形波，起到

25、定时的功能。在单稳态触发器中， 输出的脉冲宽度 tw，就是暂稳态的维持时间，其长短取决于电路的参数值。 由 555 构成的单稳态触发器电路如图 3.6 所示。图中 R2， C3 为外接定时元 件，输人的触发信号接在低电平触发端（ 2 脚）。 稳态时， 3 引脚输出 Uo 为低电 平，即无触发器信号 （2引脚为高电平） 时，电路处于稳定状态输出低电平。 在触发信号负脉冲作用下，低电平触发端得到低于（ 1/3）Vcc，触发信号，输出 Uo 为高电平，放电管 VT 截止，电 路进入暂稳态，定时开始。 在暂稳态期间， 电源 VccR2C3地，对电容充电， 充电时间常数 TRC，电容电压 Uc 按指 数

26、规律上升。当电容 两端电压 Uc 上升到（ 2/3）Vcc 后， 6 端为高电平，输出 Uo 变为低电平，放电管 VT 导通，定时电容 C3 充电结束 ，即暂稳态结束。电 11 电子技术课程设计 路恢复到稳态 Uo 为低电平的状态。 当第二个触发脉冲到来时， 又重复上述过程。 工作 波形图如图 3.7 所示。可见，输人一个负脉冲， 就可以得到一个宽度一定的 正脉冲输出，其脉冲宽度 tw 取决于电容器由 0 充电到 （2/3）Vcc，所需要的时 间。可得 tw=1.1*R*C 。此电路参数使得暂稳态时间 2s 左右，实现定时大约 2 秒的效果，定时信号控制图 3.9 的音响电路发出大约 2 秒长

27、鸣声。 图 3.6 单稳态电路 图 3.7 单稳态工作波形 3.5 定时电路 如图 3.8 所示，是一个由 74LS192 加减计数器、 74LS48共阴极数码管译码 驱动芯片、数码管以及控制门电路组成。 74LS192 有异步预置数功能。 首先主持人发出低电平复位信号加到异步预置数端 11 引脚，图 3.8 中的 74LS192上面 ABCD 预置数端被加上 1001BCD 码为十进制的 9，QA-QD 的输出 1001通过由 74LS32两输入搭建的四输入或门后 11 引脚得到高电平信号送给左 边 74LS08与门上，打开与门， 1HZ 的秒脉冲被送到了计数器的减计数引脚上， 计数器开始递

28、减， 当计数到 0000时，通过或门在 U8D 输出低电平就会关闭左上 角的与门， 秒脉冲就不能进来， 一直锁定在这个状态， 然后这个或门的低电平信 号送给其他控制单元实现熄灭指示灯的功能， 直到主持人再次发出复位信号， 输 出端被置 9 以后，或门低电平信号变成高电平，打开秒脉冲进行新一轮的计数。 74LS192输出的 BCD 码送给 74LS48 然后驱动数码管显示数字。 74LS48是共阴 极数码管译码驱动芯片，在 2.2.3 节已经详细分析过，在此不再赘述。 12 电子技术课程设计 图 3.8 定时电路 3.6 音响电路 如图 3.9 所示的音响电路是由 555 单稳态触发电路和三极管

29、驱动蜂鸣器电路组 成，单稳态电路主要用于定时 2 秒左右，让三极管基极出现高电平， 导通三极管， 1KHZ 的脉冲加到蜂鸣器上使蜂鸣器发声， 发声时间就是单稳态触发器的暂稳态 时间 1.1*R2*C3 ，单稳态电路在 3.4 节已经详细分析过，故不再赘述。 图 3.9 音响电路 3.7 整机电路分析 如图 3.10 所示为抢答器的整机电路，为前面所有模块的整合。首先由主持 人通过左下角的单刀双掷开关选择操作模式， 往上为必答模式，往下为抢答模式。 若为必答模式， QD-BD 这个低电平信号信号使得 LED 亮同时送到左上角的 门电路产生低电平信号始终清零 D 触发器，使得抢答器失效，进入必答模式， 当主持人按下左上角复位键 S1后，低电平预置数信号送到左下角 74LS92 的预 置数控制端， QA-QD 输出 1001，通过或门输出高电平信号使得 UIC 门的 1HZ 秒脉冲加到计数器上开始向下计数， 当计数到 0 时，通