数字电子技术期末复习资料资料

1、数字电子技术复习一、单选题A2A1A 0=000 时，输出1.74LS138 是 3 线8 线译码器，译码为输出低电平有效，若输入为应为（ A）。A. 11111110 B.11011111 C.11110111 D.111110112. 以下电路中可以实现 “线与 ”功能的有 BA. 与非门 B. 三态输出门C.集电极开路门 D. 不定3. ，当 时， DA.B.C.D.4. 分别用 842lBCD 码表示 （10011000）2 为（ B）（2 分）A. 230 B.98 C.9805. 已知 R、 S是或非门构成的基本 RS 触发器输入端，则约束条件为 BA. RS=0 B.R+S=1

2、C.RS=1 D.R+S=06. 由两个 TTL 或非门构成的基本 RS触发器的置 0 端及置 1端初始态均为高电平，若同时由高电平跳到低电 平，则触发器状态应变为 DA. 置 0 B.置 1 C.保持 D.不定7. 以下电路中常用于总线应用的有AA. TSL 门 B.OC 门 C. 漏极开路门 D.CMOS 与非门8. 功能最全的触发器是（ B ）A. 主从 RS 触发器 B.JK 触发器C. 同步 RS 触发器 D.D 触发器9. 存在约束条件的触发器是 AA. 基本 RS 触发器 B.D 锁存器C.主从 JK 触发器 D.D 触发器10. 数字电路中使用的数制是（ A ）。A. 二进制

3、B. 八进制 C.十进制 D. 十六进制11. 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A.m 1 与 m3B.m4 与 m6C.m5 与 m13D. m 2与 m812. 仅具有 “置 0”置“ 1”“保持”“翻转 ”功能的触发器是 _AA. JK 触发器； B.T 触发器；C.D 触发器； D.T 触发器。13. 下列触发器具有空翻现象（ B ） A. 边沿 D 触发器 B. 同步 D 触发器1 / 16C.主从 JK 触发器14. 设计一个 6 进制的同步计数器，需要个触发器。AA.3 B.4 C.5 D.615.42 下列关于 74LS194 的描述， _A_ 是错误的。A

4、.74LS194 是通用移位寄存器，可以实现四种基本移位功能B. 74LS194 无法实现同步清零C. 是双向移位寄存器D. 74LS194 的清零端子是以异步方式工作的16. 有一个与非门构成的基本 RS 触发器，欲使该触发器保持原态，则输入信号应为 _B 。A.S=R=0 B.S=R=1 C.S=1,R=O D.S=0,R=117. 由与非门构成的基本 RS 触发器，当 时，则（ A）。A.Q=1 B.Q=0 C.Q 不变 D.Q 不定18.74LS138 是3线8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110 时，输出应为（ A）。A.10111111 B.11111

5、110 C.11111101 D.1111101119. n 个触发器的最大状态数是 _C_。A.n B.2nC.2n D.2 n-120. 不能用作计数器的触发器是 AA.同步 RS触发器 B.边沿 D 触发器C.边沿 JK 触发器21.5对于 T 触发器，若原态 Q=0 ，欲使新态 Qn+1=1，应使输入 T=DA.0B. 不确定C. QD.22. 对于 CMOS 门电路，以下说法错误的是AA.输入端悬空会造成逻辑出错B. 输入端接 510K 的大电阻接地相当于接高电平C. 输入端接 510 的小电阻接地相当于接低电平D. 噪声容限与电源电压有关23. TTL 门电路输入端悬空时，应视为

6、AA.高电平 B. 低电平 C.零电平 D. 不定24. 摩尔型时序逻辑电路的输出 BA. 只与当时外输入信号有关 B. 只与当时电路内部状态有关C.与外输入和内部状态都有关 D. 以上三种说法都对25. 由或非门组成的基本 RS触发器，当 R=1，S=0 时，则是 BA.Q=0 B.Q=1 C. 无效状态 D.保持状态26. 已知 Q1Q2Q3Q4是同步十进制计数器的输出，若以Q3作为进位。则其周期和正脉冲宽度是BA.10 个 cp 脉冲，正脉冲宽度为 1 个 cp 周期B. 10 个 cp 脉冲，正脉冲宽度为 2 个 cp 周期C. 10 个 cp 脉冲，正脉冲宽度为 4 个 cp 周期D

7、. 10 个 cp 脉冲，正脉冲宽度为 8 个 cp 周期27. 已知 R、 S是或非门构成的基本 RS 触发器输入端，则约束条件为 B2 / 16A.RS=0 B.R+S=1 C.RS=1 D.R+S=028. 寄存器由组成。 CA.门电路B. 触发器C. 触发器和具有控制作用的门电路。29 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ）A.m 1 与 m3B.m4 与 m6C.m5 与 m13D. m 2与 m830 在下列触发器中，有约束条件的是 CA. 主从 JK 触发器 B. 主从 D 触发器C.同步 RS触发器 D.边沿 D 触发器31. 电路的输出状态仅与当前的输入信号

8、有关，与前一时刻的输出无关，这种电路为AA.组合电路 B.时序电路 C.门电路 D. 分立元件32. 二进制数 1011012 和下列数中（ B ）相等A.4610B. 2D16C. 548D. 101101BCD33. 寄存器在电路组成上的特点是BA.有 CP 输入端，无数据输入端B. 有 CP 输入端和数据输入端C. 无 CP 输入端，有数据输入端D. CP 输入端与数据输入端相连34. TTL 与非门的输入端在以下 4 种接法中，在逻辑上属于输入低电平的是DA.输入端经 10k 电阻接地B. 输入端接同类与非门的输出电压 3.6VC. 输入端悬空D. 输入端经 51电阻接地35. 异步计

9、数器设计时，比同步计数器设计多增加的步骤是CA.画原始状态转换图 B. 进行状态编码C.求时钟方程 D. 求驱动方程36 某电视机水平 -垂直扫描发生器需要一个分频器将 31500Hz 的脉冲转换为 60Hz 的脉冲，欲构成此分频 器至少需要。个触发器。 AA.10 B.60 C.525 D.3150037.4选 1数据选择器构成逻辑函数产生器的电路连接如图所示，该电路实现的逻辑函数是 CA.3 / 16B.C.D.38. 逻辑函数 F(A,B,C)=AB+BC+的最小项标准式为( D )A.F(A,B,C)= m(0,2,4)B. F(A,B,C)= m(1,5,6,7)C. F(A,B,C

10、)= m(0,2,3,4)D. F(A,B,C)= m(3,4,6,7)39. 含有 n 个变量的逻辑函数包含( C)个最小项。A.n B.2nC.2n D.n 240. 存在约束条件的触发器是 AA.基本 RS 触发器 B.D 锁存器 C.主从 JK 触发器 D.D 触发器 标准答案： A41. 四输入的译码器，其输出端最多为（D ）。A.4 个 B.8 个 C.10 个 D.16 个42 仅具有 “翻转 ”功能的触发器叫 AA.JK 触发器 B.T 触发器 C.D 触发器43. TTL 门电路输入端悬空时，应视为 AA.高电平 B. 低电平 C.零电平 D. 不定44. 定时器和计数器是同

11、一个概念，具有相同的电路结构，通常对脉冲的计数，是计算事件发生的次数，称 为计数器 .DA.偶发 B. 上升沿 C.下降沿 D. 周期性45一个 4位二进制加法计数器初始状态为0000，经过 2008次 CP触发后它的状态将变为 CA.0000 B.0110 C.1000 D.100146.逻辑函数的最简与或式为（ A ）。B.D.47.如果对键盘上 108 个符号进行二进制编码，则编码器输出至少（）位二进制数码才能满足要求。 BA.6 B.7 C.8 D.948.4 个触发器可以构成位二进制计数器。 CA.6 位 B.5 位 C.4 位 D.3 位49. 一位 8421BCD 码十进制计数器

12、至少需要个触发器。 BA.3 个 B.4个 C.5个 D.6 个50.利用 M 进制计数器构成 N（NM）进制计数器，异步清 0 法或异步置 0 法用于产生清 0或置 0信号的 状态是 A4 / 16A.S N-1B.S N-2 C.SND.S N+1二、填空题1.(95.12)10=10010101.00010010 _ 8421BCD2.三态逻辑电路有三种状态，分别是_高电平 |_ 低电平 和_高阻态 3当 T 触发器的 T=1 时，触发器具有功能 _翻转 4. 在状态图中，只要包含有 一个循环 的时序电路都可称为计数器。5. 产生序列 11101000 ，至少需要 _3_个触发器。6.

13、TTL 与非门多余端的处理方法是 _将多余输入端接高电平 。7. 函数的反演式=_(A+B )(B+C ”) ；函数 的对偶式8. 门电路使用时需要外接负载电阻和电源的是_OC 门9. (10111.011) B _23.375 D10. (465.4) O 309.5 D11.图中能实现 TTL 门的功能与非12. 多个 OC 门输出端并联到一起可实现 _线与 功能。13. 请将下列各数按从大到小的顺序依次排列：(246) O； (165) D； (10100111) B； (A4) H14. 在下列 JK 触发器、 RS触发器、 D 触发器和 T触发器四种触发器中，具有保持、置1、置 0和

14、翻转功能的触发器是 JK 触发器 15. 优先编码器 74LS148 输入为 ， 的优先级最高，输出为 、 、 。当选通输入端 ，其余输入端为 1时，应为 _00116. 用二进制代码表示十进制数 85 时，至少需要 位二进制。17. 触发器可以记录 _一 _位二进制码。18. 在门电路中接口电路的作用 驱动作用 19. (316) 10=001100010110 8421BCD20. ( 0.1001) 2=0.5625 1021. CMOS 门电路的静态功耗很低，随着输入信号频率的增加，功耗也会_增加 。22. TTL 集成 JK 触发器正常工作时，其 和端应接 _低 _电平。23. 一个

15、基本 RS 触发器在正常工作时，它的约束条件是，则它不允许输入=_0_且 =_0_ 的信号。24. 与 TTL 门电路相比， CMOS 电路具有结构简单，便于 _提高 集成的优点。25. 三态门是在普通门的基础上增加 _控制 电路构成的，它的三种输出状态是高电平、低电平和高阻态。26. 对于 JK 触发器，若 J=K ，则可完成 _T_ 触发器的逻辑功能。5 / 16截止27. 在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是28. 触发器有 _1_ 个稳定状态。29. 十进制数( 21.125 )转化成二进制数是 10101.00130. 一个基本 RS 触发器在正常工作时，不允

16、许输入R=S=1 的信号，因此它的约束条件是SR=0三、判断题1.在门电路使用中， TTL 与非门闲置输入端悬空。 ( ) 2.在门电路基本功能电路中，电平偏移结构中的二极管导通，输出为高电平。()3.4 个触发器可以构成 4 位二进制计数器。 () 4.38当时序逻辑电路存在有效循环时该电路能自启动。()5.电路的输出状态仅与当前的输入信号有关，与前一时刻的输出无关，这种电路为分立元件。 6.77CMOS OD 门(漏极开路门)的输出端可以直接相连，实现线与。()7. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属 于或逻辑关系。 ()8. 存储

17、8 位二进制信息要 4 个触发器。 ()9. 进制计数器有十个触发器组成。 ()10 在使用三极管的门电路中 OC 门实际是发射极开路门。 ()11 同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。( )12. 所有门电路都可以用于总线传输。 ()13. 位二进制编码器有 3个输入端， 8 个输出端。 ()14. 寄存器属于时序逻辑电路。 ()15.4 位二进制计数器有 8 个计数状态。 ()16.8421BCD 码是有权的二 -十进制编码。 ()17. 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；()18. 基本 RS 触发器没有时钟。 ()19.12

18、把一个 5进制计数器与一个 10 进制计数器串联可得到 15进制计数器。 () 20.1+1=1 符合 “或 ”逻辑关系。 ()21. RS 触发器的约束条件 RS=0 表示不允许出现 R=S=1 的输入。 ()22. 高速 CMOS 电路( 74HC )在工作速度方面与 TTL 电路的 74LS 系列相当。 ()23. 主从触发器和边沿触发器都是脉冲边沿触发。()24. 高速 CMOS 电路中 HCT 系列还同 TTL 电平兼容，扩大了应用范围。 ( )25. 若将一个 TTL 异或门(设输入端为 A、B)当反相器使用，则 A 、B端应连接 A 或B中有 1。()26. 因为逻辑式 A+AB

19、=A ，所以两边同时减去 A，得 AB=0 。 ()27. 图 1 所示三态门在时， Y 的输出状态是高阻态。 ()28TTL OC 门(集电极开路门)的输出端可以直接相连，实现线与。()29RS 触发器、 JK 触发器均具有状态翻转功能。 ()30. 对于 CMOS 门电路，噪声容限与电源电压有关()31. 对于 LSTTL 与非门电路，输入端接低电平时有电流从门电路中流出。()32. 具有异步 SD、RD端的 D 触发器也能够成防抖动开关。()33. 要组成六进制计数器，至少应有3 个触发器。 ()()个接高电平34 异步加法计数器应将低位的 Q端与高位的 CP 端相连接。 () 35.共

20、阴极 LED 数码管要用 “ 0电”平驱动；共阳极 LED 数码管要用 “ 1电”平驱动。 ()36. 任何时候 D 触发器的输出都与输入相同。 ()37. 最小项，顾名思义就是指的乘积项中变量个数尽可能的少。()6 / 1638. 国产 TTL 电路 CT4000 相当于国际 SN54/74LS 系列。 ()39. 普通编码器和优先编码器在某一时刻都只能输入一个编码信号。( )40两输入端四与非门器件 74LS00 与 7400 的逻辑功能完全相同。 () 41. 对于 COMS 门电路而言，输入端经过电阻接地与接逻辑高电平等效。()42把一个五进制计数器与一个四进制计数器串联可得到20 进

21、制计数器。 ()43. 能将输入信号转变为二进制代码的电路称为译码器。()44. 八路数据分配器的地址输入(选择控制)端有8 个。 ()45. 逻辑函数的表达方式有真值表、逻辑函数表达式、逻辑电路图、卡诺图、状态表。()46. 存在约束条件的触发器是 D 锁存器。 ( )47. 三极管工作在截止状态的条件是输入电压大于三极管的开启电压。( )48. 因为逻辑式 A+ ( A+B )=B+(A+B) 是成立的，所以等式两边同时减去( A+B )，得 A=B 也是成立的。 ()49. 因为逻辑式 A+AB=A ，所以 B=1 。()50. 模拟信号是时间或数值上的连续函数，如热电偶的电压输出。(

22、)四、计算题(共 15 题)1.电路如图所示，请写出 Y 的逻辑函数式，列出真值表，指出电路完成了什么功能？2.设计一多数表决电路。要求A、B、C 三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要 A 不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画出电路图。3.用卡诺图法化简4. 电路如图所示，请写出 Y 的逻辑函数式，列出真值表，指出电路完成了什么功能？5. 设触发器初始状态为 1 状态，试画出输出端 Q2的波形。6.74LS138 可以作为函数发生器，试写出下图所示的函数表达式(不需要化简)7 / 167. 用 3线-8线译码器 74LS138 和门电路实现

23、组合逻辑函数8. 用卡诺图将下列函数化为最简与或表达式。Y（A，B，C，D） =m（0，4，6，8，10，12，14）9. 采用四位全加器将 8421BCD 码转换成余 3BCD 码。10 利用公式法将下列逻辑函数画简为最简与或形式。1 时，输出为 1，否则为 011. 用异或门设计一个三变量奇校验电路，当输入变量中有奇数个13. 用 3线-8线译码器 74LS138 和门电路实现组合逻辑函数8 / 1614. 用卡诺图将下列函数化为最简与或表达式。15.74LS138 可以作为函数发生器，试写出下图所示的函数表达式并化简。16.用卡诺图画减法将下列函数画简为最简与或式。17. 采用四位全加器

24、将 8421BCD 码转换成余 3BCD 码。19. 用卡诺图法化简函数 Y 2( A,B,C,D )= m(3,6,8,9,11,12)+ d(0,1,2,13,14,15)20. 数据选择器可以作为函数发生器使用，四选一数据选择器74LS153 的逻辑功能表如下所示试用 74LS153 产生下列逻辑函数，要求写出求解步骤，并画出电路图。(在原图上画即可)9 / 1621. 设计一个 “逻辑不一致 ”电路，要求 4 个输入逻辑变量取值不一致时输出为1，取值一致时输出为 0标准答案：1）用 M、N、P、Q 代表四个输入逻辑变量，Z 代表输出。列真值表22. 数据选择器可以作为函数发生器使用，八

25、选一数据选择器74LS151 的逻辑功能表如下所示试用 74LS151 产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）23. 用卡诺图将下列函数化为最简与或表达式。24. 用卡诺图将下列函数化为最简与或表达式。五、分析设计题（共 15 题）1.设下图触发器的初始状态为 Q=0 ，画出在 CLK 信号连续作用下触发器输出端的电压波形。10 / 162.如图为主从 JK 触发器，已知输入端 J、K、RD 和 CP的电压波形如图所示，试画出输出端Q 的电压波形。3.设下图触发器的初始状态为5.分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是 以及电路的功能。Mealy 型电路还是 Moore 型电路6. 试画出由 D 触发器组成的四位右移寄存器逻辑图，如下图，设输入的 寄存器的工作波形。4 位二进制数码为 1101 ，画出移位11 / 16Q=0 ，画出在 CLK 信号连续作用下触发器输出端的电压波形。7. 如图为主从 JK 触发器，已知输入端 J、K、RD 和 CP的电压波