触发器及其应用

1、实验五触发器及其应用一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“ 1”和“ 0”，在 一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序 电路的最基本逻辑单元。1、基本RS触发器图71为由两个与非门交叉耦合构成的基本 RS触发器，它是无时钟控制低电平直接触发的触发器。基本 RS触发器具有置“ 0”、置“1”和“保持”三种功能。通常称S为置“ 1”端，因为s=o=1）时触发器被置“ 0

2、”，当|S = R=1时状态保持;（R = 1 ）时触发器被置“ 1”； R为置“ 0”端，因为S = R =0时，触发器状态不定，应避免此种情况发生，表9-1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。表7= 1K H-1慕.本RSte发器输入输出SR01010011J002、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下 降边沿触发的边沿触发器。引脚功能及逻辑符号如图 7-2所示。JK触发器的状态方程为Jq+KQ口J和K是数据输入端，是触发器状态更新的依据

3、，若 J、K有两个或两个以上输入端时，组成“与”的关系。Q 与 Q为两个互补输出端。0 = 1通常把Q = 0、的状态定为触发器“ 0”状态；而把Q= 1,Q =0定为“ 1”状态。16| 15| 山 口丨 12| 11| io| dVccI Rd 2Rp 2CP 2K 2 J 2Sd 2口74LS112icrIK IJ ISt) ItJ iS 殖 GND图7-274LS112収JK触发器引脚排列及逻辑苻号下降沿触发JK触发器的功能如表7-2输入输出SdRdCPJKQ屮1Qi01XXX1010XXX0100XXXe11J00Q111010注：X 任意态J高到低电平跳变 f低到高电平跳变Qn (

4、)现态 Qn+1 ()次态 不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。3、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状fiT n态方程为Q =D * 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的 边沿触发器，触发器的状态只取决于时钟到来前 D端的状态，D触发 器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生 等。有很多种型号可供各种用途的需要而选用。如双 D 74LS74、四D74LS175、六 D 74LS174 等。功能如表7-3。I 1丄12| 111 10 I 9 182R12D 2C? 2St 2Q 2Q74L374IRij

5、1CP 值】10 W GND1D引 4151617Sn D CP RdQ 0图7-3为双D 74LS74的引脚排列及逻辑符号。图7 374T S74引脚排列&逻轲符号农7-3衷7T输入输出SdRdCPDQ.Q01XX1010XX0100XX11t11011t00111iXQUQ输入输出SdRdCPTQll !01XX110XX011IIT0Qn1J|T14、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功 能。但可以利用转换 的方法获得具有其它功能的触发器。 例如将JK触发器的J、k两端连在起，并认它为T端，就得到所需的T触发器。如图7-4(a)所示，其状态方程为：r

6、QTQ”+TQ”QQJQKQCP(b) F触发器(町T触发器图7-4 JK触发器转换为T. T触发器T触发器的功能如表7-4。由功能表可见，当T = 0时，时钟脉冲作用后，其状态保持不变;当T= 1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发 器的T端置“ T,如图7-4(b)所示，即得T触发器。在T触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次,故称之为反转触发器，广泛用于计数电路中。同样，若将D触发器 图7-5所示。爲端与D端相连，便转换成T触发器。如JK触发器也可转换为D触发器，如图7-6。转挽电骼QQ图7 = 5 D转成丁D !|+| I叱JQ0KQCP图7 6 J

7、K转成D5、CMOS触发器(1) CMOS边沿型D触发器CC4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触发器，表7-5为其功能表，图7-7为引脚排列。输入输岀sRCPDqZ10XX101XX011XX中001100*0000T冥QU表7T14 13 121Q9| fcUVdq Qa 场！ CPa Rj Di &2CC4013屮 Q1 CPi Pl Si1 3| 4 I3tT图7 r戏I升沿D触发器(2) CMOS边沿型JK触发器CC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触 发的双JK触发器，表7-6为其功能表，图7-8为引脚排列。输入愉出sRii

8、 tJa ys CP2 R2 K2 J2 呂2CCdO27Q1 打| CH Ki Ki Ji S; V严31 4| 5| l|7 b1图匚双丄Jlj=Kte发器CMOS触发揣的肓核置位、复碰输CMOS触发器的直接置位、复位输入端S和R是高电平有效，当S=1 （或R= 1）时，触发器将不受其它输入端所处状态的影响，使触 发器直接接置1 （或置0）。但直接置位、复位输入端S和R必须遵 守RS= 0的约束条件。CMOS触发器在按逻辑功能工作时，S和R 必须均置0。三、实验设备与器件1、+ 5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、74LS112 （或

9、 CC4027） 74LS00 （或 CC4011） 74LS74 （或 CC4013） 四、实验内容 1、测试基本RS触发器的逻辑功能 按图7- 1，用两个与非门组成基本RS触发器，输入端R、S接逻 辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表77要求测试，记录之。表7 = 7RSQe11-0Of 11-010-1002、测试双JK触发器74LS112逻辑功能（1）测试Rd 、 Sd的复位、置位功能Rd、Sd、J、K端接逻辑开关输出插口， Q端接至逻辑电平显示输入插口。要求改任取一只JK触发器,CP端接单次脉冲源，Q、R DlJd （J、K、CP处于任意状态），并在Rd=O（

10、Sd = 1）或 Sd0 C R 作用期间任意改变J、K及CP的状态，观察Q、状态。自拟表格并记录之。测试JK触发器的逻辑功能状态变化,按表7 8的要求改变J、K、CP端状态，观察Q、 观察触发器状态更新是否发生在 CP脉冲的下降沿（即CP由1宀0）, 记录之。（3）将JK触发器的J、K端连在一起，构成T触发器。在CP端输入1HZ连续脉冲，观察Q端的变化。在CP端输入1KHZ连续脉冲，用双踪示波器观察 CP、Q、Q端 波形，注意相位关系，描绘之。表7-SJKCPQ卫门QnQjl000-11-000111-000-11170-1111-03、测试双D触发器74LS74的逻辑功能(1)测试Rd 、

11、Sd的复位、置位功能 测试方法同实验内容2、1)，自拟表格记录。(2)测试D触发器的逻辑功能按表7-9要求进行测试，并观察触发器状态更新是否发生在 CP 脉冲的上升沿(即由0宀1),记录之。表79CPqEI44QJ00-11-010-11-0(3)将D触发器的Q端与D端相连接，构成T触发器。测试方法同实验内容 2、3),记录之。4、双相时钟脉冲电路用JK触发器及与非门构成的双相时钟脉冲电路如图 7-9所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB,其频率相 同、相位不同。分析电路工作原理，并按图 7-9接线，用双踪示波 器同时观察CP、CPA; CP、CPB及CPA、CPB波形，并描绘之。CPaCP日图7 = 9双相时钟脉冲电路5、乒乓球练习电路电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。提示：采用双D触发器74LS74设计实验线路，两个CP端触发脉冲 分别由两名运动员操作，两触发器的输出状态用逻辑电平显示器显 示。五、实验预习