微机题库及答案简答题填空题汇编

1、1、简述 8086CPU总线接口部件 (BIU) 的功能及其组成。总线接口部件的功能是负责与存储器、 I/O 端口传送数据，即 BIU 管理在存储器中存取程序 和数据的实际处理过程。它主要由以下几部分构成：14 个段地址寄存器。即 CS DS ES SS。2.16 位的指令指针寄存器 IP 。3.20 位的地址加法器。4.6 字节的指令队列。2. 8086CPU 内部由哪两部分组成？各完成什么工作？答：在 8086 内部由 BIU和 EU两大部分组成， BIU 主要负责和总线打交道，用于 CPU与存储 器和 I/O 接口之间进行数据交换； EU主要是将从指令队列中取得的指令加以执行。3. 什么

2、是 I/O 独立编址和统一编址？答：独立编址是将 I/O 端口单独编排地址，独立于存储器地址。 统一编址是将 I/O 端口与存储器地址统一编排，共享一个地址空间。 4简述主机与外设进行数据交换的几种常用方式。答： 无条件传送方式，常用于简单设备，处理器认为它们总是处于就绪状态，随时进行数据 传送。 程序查询方式：处理器首先查询外设工作状态，在外设就绪时进行数据传送。 中断方式：外设在准备就绪的条件下通过请求引脚信号，主动向处理器提出交换数据的 请求。处理器无其他更紧迫任务，则执行中断服务程序完成一次数据传送。 DMA 传送： DMA控制器可接管总线，作为总线的主控设备，通过系统总线来控制存储器

3、 和外设直接进行数据交换。此种方式适用于需要大量数据高速传送的场合。5. 什么是 I/O 接口？答： 在 CPU 和外部设备之间，需要一些进行数据转换、电平匹配和相互联络的功能电路，称为 I/O 接口， 在接口电路中， 一般包含功能不同的寄存器， 称为端口寄存器。通过对这些 寄存器的编程，可以改变接口的功能和输入 / 输出关系。7I/O 接口电路有哪些主要功能？(每小点 1 分)答：设置数据缓冲以解决两者速度差异所带来的不协调问题； 设置信号电平转换电路，如可采用MC1488、MC1489、MAX232、MZX233芯片来实现电平转换；设置信息转换逻辑，如模拟量必须经 A/D 变换成数字量后，

4、才能送到计算机去处理， 而计算机送出的数字信号也必须经 D/A 变成模拟信号后，才能驱动某些外设工作； 设置时序控制电路；提供地址译码电路。9. 试说明可屏蔽中断和非屏蔽中断的区别和联系。 可屏蔽中断和不可屏蔽中断都属于外部中断， 是由外部中断源引起的； 但它们也有区别： 可 屏蔽中断是通过 CPU的INTR引脚引入，当中断标志 IF 1时允许中断，当 IF=0 时禁止中断， 不可屏蔽中断是由 NMI引脚引入， 不受 IF 标志的影响。 10. 简述 8259A芯片中与中断请求操 作相关的寄存器的名称及其功能。10.8259A 中与中断请求操作相关的寄存器有：1. 中断请求寄存器 IRR，它是

5、一个 8 位的寄存器，用来存放外部输入的中断请求信号 IR0IR7 。2. 中断服务寄存器 ISR，它是一个 8 位的寄存器，用来记录正在处理的中断请求。3. 中断屏蔽寄存器 IMR，它是一个 8 位的寄存器，用来存放对各级中断的屏蔽信息。4. 优先级判别器 PR，用来识别各中断请求信号的优先级别。11. 请说明 Intel8253 各个计数通道中三个引脚信号 CLK，OUT和 GATE的功能。答： CLK为计数时钟输入引脚，为计数器提供计数脉冲。GATE为门控信号输入引脚，用于启动或禁止计数器操作, 如允许 / 禁止计数、启动 / 停止计数 等。OUT为输出信号引脚以相应的电平或脉冲波形来指

6、示计数的完成、定时时间到。12微型计算机系统总线由哪三部分组成？它们各自的功能是什么？ 答：由地址总线、数据总线和控制总线三部分组成。地址总线用于指出数据的来源或去向； 数据总线提供了模块间数据传输的路径； 控制总线用来传送各种控制信号以便控制数据、 地 址总线的操作及使用。13. 试说明在 8088CPU执行 INT 40H 指令的过程？答： CPU取出 INT 40H 指令， 经指令译码获知这是一条中断指令。 并且得到 40H就是该 软件央断的中断向量码。接着就将PSW、CS 和 IP 压入堆栈保护起来，并关中断。而后，将中断向量码 40H乘 4 得到中断向量表地址，从该地址开始的顺序两个

7、单元的内容送 IP ，下 两个单元的内容送 CS。这就转向了中断服务程序。当然，在此之前，中断服务程序的入口 地址早已填入中断向量表中。14、在 I/O 接口电路中，按存放信息的类型，端口可分为哪几类？ CPU对这些端口实行读操作还是写操作？答：在 I/O 接口电路中，按存放信息的类型， I/O 端口可分为数据口、状态口、控制口。 其中， CPU可对数据口进行读或写操作，对状态口进行读操作，对控制口进行写操作。15、与并行通信相比较，串行通信有什么特点？ 答：与并行通信相比较，串行通信如下特点：串行通信适宜于远程数据传送； 串行通信通常传送速度较慢；串行通信的费用较低、传输线少，可借用电话网络

8、来实现远程通信。16. 什么是接口？它的功能是什么？1.数据缓冲功能功能 2. 设置选择功能 3信号转换功能 4.接受、解释并执行 CPU命令的功 能 5. 中断管理功能 6. 可编程功能17. 一个完整的中断过程有那几个步骤？ 一个完整的中断过程包括中断请求、中断排队、中断响应、中断处理和中断返回五个步骤。18.8255 有那几个部分组成？8255 包括四个部分，分别是： 1. 数据总线缓冲器 2. 读写控制逻辑 3. 组和 B 组控制电路 4. 数据端口 A、B、 C.19. 什么是总线周期？答： CPU使用总线完成一次存储器或 I/O 接口的存取所用的时间，称为总线周期，一个基本 的总线

9、周期包含 4 个 T 状态，分别称为 T1、T2、T3、T4。（意思相近即可）20. 在串行异步传送中一个串行字符由 1 个起始位， 7 个数据位， 1 个校验位和 1 个停止位组 成，每秒传送 120个字符， 则数据传送的波特率应为多少？传送每位信息所占用的时间为多 少？解： 10*120=1200 （b/s ） T=1/1200=0.83（ms）22.简述 8086CPU引脚 NMI和 INTR的异同。INTR: 可屏蔽中断， 用于处理一般外部设备的中断， 受中断允许标志 IF 控制， 高电平有效； NMI : 非屏蔽中断， CPU 响应非屏蔽中断不受中断允许标志的影响，由上升沿触发， C

10、PU 响 应该中断过程与可屏蔽中断基本相同， 区别仅是中断类型号不是从外部设备读取， 固定是类 型 2， NMI中断优先级要高。23什么是存储器芯片的全译码和部分译码？各有什么特点？（5 分）全译码： 使用全部系统地址总线进行译码。 特点是地址唯一， 一个存储单元只对应一个 存储器地址（反之亦然），组成的存储系统其地址空间连续。部分译码： 只使用部分系统地址总线进行译码。 其特点： 有一个没有被使用的地址信号就有 两种编码，这两个编码指向同一个存储单元，出现地址重复。24一般的 I/O 接口电路安排有哪三类寄存器？它们各自的作用是什么？（5 分）答： 数据寄存器保存处理器与外设之间交换的数据。

11、 状态寄存器保存外设当前的工作状态信息。处理器通过该寄存器掌握外设状态，进行数据交换。 控制寄存器保存处理器控制接口电路和外设操作的有关信息。处理器向控制寄存器写入控制信息， 选择接口电路的不同工作方式和与外设交换数据形式。25. 简述 I/O 端口两种编址方式的优缺点。单独编址：译码电路简单、内存空间大；需专用 I/O 指令和引脚信号 与存储器统一编址：指令、引脚信号统一；译码电路复杂、内存减少。26. 比较异步串行通信和同步串行通信的异同。 相同：均为串行通信，即信道上一位一位地传送数据。差异：异步通信：以字符为单位传送，每个字符需加起始位和停止位，收发时钟可独立； 同步通信：以数据块为单

12、位传送，字符块前需加同步字符，收发时钟也需同步；27. 8086 中断系统有哪几类？ 8259A 管理的是哪一类中断？ 答：种类有非屏蔽中断、可屏蔽中断、软件中断8259 可管理可屏蔽中断28. CPU 响应可屏蔽中断有哪些基本条件。答案： 中断是允许的；有中断请求；没有总线请求和响应；没有高优先级中断在服务；当 前指令执行完； 如果是对段寄存器的操作， 执行完此指令后必须再执行一条指令； 如果当前 指令是带 REP的串指令， 则一个字节或字的操作完成， 没有必要完全执行完该指令； 若当前 指令是封锁指令，则必须执行完其后的一条指令。填空题1. 8088/8086 的一切复位信号至少要维持 _

13、4_个时钟周期。2. 8086/8088 CPU 经加电复位后，执行第一条指令的地址是FFFF0 H。4. 假设某个总线周期需插入三个 Tw等待状态，则该总线周期内对 READY信号检测的次数是 _4。6. 某同学在做实验时，按如图 2 连接芯片的译码电路，得知该芯片的地址范围为3000H37FFH。试问该芯片的 CS端应接到 74LS138 的 Y6。5VM/IOA15A14A13A12G1G2AG2BABC图2Y0Y1Y77. 8253 可编程定时 / 计数器工作于方式 3，产生方波输出，设 CLK的时钟频率为 1MHz，为 了得到 1KHz的方波，则时间常数的值应为 _1000_。9.

14、设 8253 的通道 1 与通道 0 级连，均为 BCD计数，已知 CLK1 的输入频率为， OUT0的输 出作为中断请求信号， 则中断请求信号的间隔时间最长为 _50s _。1/(2MHz/100000000)10. 8086/8088 最多能处理 _256种中断。11. 一般的中断过程分为中断请求、中断判优、中断响应、中断处理、 中断返回 。12. 已知中断类型号为 0BH，则其中断服务程序入口地址存放在中断矢量表中的首地址是 _0000:002CH _ 。13. 设内存 0006CH0006FH单元的内容依次为 40H, 23H, 90H, 78H, 则对应的中断类型号为 1BH ，该中

15、断的中断服务子程序的入口地址 CS:IP 为_ 7890:2340H 。14. 若 256KB的 SRAM具有 8 条数据线，则它具有 _15_条地址线。15. 一个有 32 个字的数据区，它的起始地址为70A0:DDF6H，那么该数据区的最后一个单元的物理地址为 _7E834H _ 。16. 设存储器的地址线有 16 条，存储基本单元为字节，若采用2K 4 位芯片，按全译码方法组成存储器，当该存储器被扩充成最大容量时，需要此种存储器芯片的数量是_64片_。21逻辑地址由 段地址 和 段内偏移 两部分组成。22在半导体存储器中， RAM指的是 随机存取存储器 ，它可读可写，但断电后信息一般会

16、丢失 ；而 ROM指的是 只读存储器 ，正常工作时只能从中 读取 信息， 但断电后信息 不会 丢失 。23在 8088 处理器系统中， 假设地址总线 A19A15输出 01011 时译码电路产生一个有效的 片选信号。 这个片选信号将占有主存从 58000H 到 5FFFFH 的物理地址范围， 共有 32KB 容量。24 假设某 8253 的 CLK 0 接 1.5MHz的时钟，欲使 OUT0产生频率为 300kHz 的方波信号， 则 8253 的计数值应为 5 ，应选用的工作方式是 3 。32在 8086CPU中，由于 BIU 和 EU分开，所以 取指令 和 _执行指令 _ 可以重叠操作，提高

17、了 CPU的利用率。 （ 此处填空无顺序要求 ） 33串行通信中有两种基本的通信方式：即同步通信和 异步通信 _ 。34. 为了保存动态 RAM的信息，每隔一段时间需对其进行 刷新_。37段地址为 A382H，偏移地址为 1234H，则对应的物理地址为 A4A54H。38 8255A工作于方式 0，微处理器可以采用 _无条件传输 和_查询传输 _的传输方式。 （ 此处填空无顺序要求 ）39. 将模拟电压转换为数字量的过程称为A/D 转换，将 _数字量 _转换成 _ 模拟量 _ 的器件叫做 D/A 转换器。40可编程定时器 /计数器 8253A有 3个 16位计数通道，每个计数通道中各有 3条信

18、号线， 即： Gate、 _CLK_ 和 _OUT_。（此处填空无顺序要求 ）41.8255 有两类控制字，它们分别是（ 方式选择控制字）和 C端口的按位置 1/置 0控制字44. 8088 的 ALE 引脚的作用是 _锁存总线上出现的地址信息 _。45. 已知当前 CS=2020H，那么该代码段的首地址为 _20200H _ 。46. 一片 8253 芯片将占用 _4_个 I/O 端口地址，其内含有 _3_个独立的计数 / 定时器， 每个计数 / 定时器均为 16位。47. 响应中断后， CPU采用（堆栈）指令来保护现场，用（CLI ）指令来将中断允许标志位IF 置 048. 若使用 825

19、3 定时，CLK 的频率为 2MHz，那么一个计数器的最大定时时间为 _65536*0.5us=32768us _ 。49. CPU 和外设之间传输数据的方式包括（程序方式） （ 中断方式 ）和（ DMA方式）三种。51 . 8086/8088CPU 的数据线和地址线是以 _分时复用 方式轮流使用的。52 . CPU中的总线接口部件 BIU，根据执行部件 EU的要求，完成 CPU与 存储器 或_ I/O 设备 _的数据传送。53 . 8086中的 BIU 由_4_个_16_位段寄存器、一个 16_位指令指针、 _6字节指令队列、 _20_位地址加法器和控制电路组成。54 .8086/8088

20、构成的微机中，每个主存单元对应两种地址：段地址和偏移地址。55 . 对于 8259A的中断请求寄存器 IRR，当某一个 IRi 端呈现 1 时，则表示该端有中断请 求。56 . 若 8259A中 ICW2的初始值为 40H，则在中断响应周期数据总线上出现的与IR5 对应的中断类型码为 45H 。57 . 在存储器的层次结构中 , 越远离 CPU的存储器，其存取速度 _越慢 _，存储容量 _越大 _，价格 _越低 _。58 . 存储器的存取速度可用 _存取时间 _和_存取周期 _两个时间参数来衡量，其中后者比 前者大。59 . 中断返回指令 IRET 总是排在 最后 。61.8086CPU 中的

21、指令队列可存储 6 个字节的指令代码，当指令队列至少空出 2 个字 节时，BIU 单元便自动将指令取到指令队列中； 8088CPU中的指令队列可存储 4 个字节的 指令代码，当指令队列空出 1 个字节时， BIU 单元便自动将指令取到指令队列中。63. 用 2K8的 SRAM芯片组成 32K16的存储器，共需 SRAM芯片 32 片，在地址线中有 11 位参与片内寻址。64. 从 CPU的 NMI 引脚引入的中断叫做不可屏蔽中断，它的响应不受 IF 标志位的影响。66. 静态 RAM的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量小 ，存取速度 较快 。69若 8086/8088

22、CPU引脚状态是 M/ IO =1，RD =1，WR =0，则此时执行的操作是存储器写。 70一台 8 微机的地址总线为 16 条，其 RAM存储器容量为 16KB，首地址为 2000H，且地址 是连续的，则可用的最高地址是 _5FFFH 。71某中断类型号是 20H，则中断向量地址是 _80H 。73某微机系统采用一块 8253 芯片，时钟频率为 1MHz。若要求通道 0 工作于方式 3，输出 的方波周期为 0.5ms，则时间常数应设定为 500，通道控制字应设定为 00110111B。 74一个串行字符由一个起始位， 7 个数据位，一个奇偶效验位和一个停止位构成，若每秒 传送 240 个字

23、符，则数据传送的波特率是 2400Bd ，传送每位信息所占用的时间是0.417ms 。75异步串行通信工作方式下，一个串行字符由一个起始位，7 个数据位 1101110，一个奇效验位和一个停止位构成，则先后发送该帧字符信息的数据位是 0 0111011 0 1 。77 M/IO 信号在 CPU访问存储器时为高 电平，访问 I/O 端口时为 低 电平。78 8086的 OUT DX, AL输出指令为端口寻址方式 , 当端口地址 （DX）小于 255可用直接寻址。 798086/8088CPU 由 EU 和 BIU 两部分组成， 8086CPU8088CPU的主要区别是外部数据 总线 8086是

24、16位， 8088是 8位; BIU 指令队列 8086是 6字节， 8088是 4字节。80 8086 CPU有20 条地址线，可形成 1M 的存储器地址空间，地址范围为00000HFFFFFH；地址总线中16 条可用于 I/O 寻址， 形成 64K 的输入输出地址空间，地址范围为0000HFFFFH。81中断类型号为 24H 的中断向量存放在 0000H :0090H 开始的存储单元。82、 8086 从功能上可分为两个部分，即：总线接口单元（ BIU）和 执行单元（ EU）。838086/8088 在最大工作模式中， 8086/8088CPU 不直接提供用于存储器或 I/O 读写的读写

25、命令等控制信号。84、可编程计数 / 定时控制器 8253 具有 3 个计数通道；它有 6 种工作 方式，其中工作方式 3 被称为 方波发生器 。85、三态输出电路可以有 3 种工作状态，即 0、1 和 高阻态 。86、8086的地址有 20位, 那么它的可寻址空间为 1024 K ，其中每个段的最大长度为 64 K。87、8086 的输入 / 输出控制方式包括程序控制方式、中断控制方式 、 DMA控制方式 和 输入 / 输出处理机控制方式。88、8086微机系统中的一个中断向量占 4 个存储单元，假定某中断对应的中断向量存放在 0000:002C H ；那么该中断向量对应的中断类型号为 0B

26、 H ，若该向量对应的中断处理子程 序放在 0080：0402H 开始的内存区域中， 则按照地址由低到高的顺序写出其相应的存储单元 的内容为 02H 、 04H 、 80H 、 00H 。89、8259A包括两种触发方式，即电平触发方式和 脉冲触发 方式;90、8086复位后如下寄存器的内容为： CS= FFFF H,IP= 0000 H 。93. CPU 与外设接口通过 数据 总线传送状态信号与命令信号。95. 有地址重迭现象的译码方式为 部分译码 和 线选法 。96. 外设端口的编址方式有 I/O 端口独立编址 和 I/O 端口与存储器统一编址 。98.8088/8086 的 AD7-AD

27、0是地址数据复用引脚，在 T1 时传送 _地址信号 _。99.RS-232C 是适用于 _数据终端设备 DTE_和 _数据通信设备 DCE_间的接口。101、在 8086/8088CPU 中，由于 BIU 和 EU分开， 所以 取指令 和 执行指令 可以重叠操作， 提高了 CPU的工作效率；102、8086/8088 的中断向量表位于内存的 00000H003FFH 区域，它可以容纳 _ 256 个中断 向量， 每一个向量占 _ 4_ 个字节；103. 微机系统中数据传送的控制方式有三种， 其中程序控制的数据传送又分为 无条件传 送 、 查询传送 和 中断传送 。104. 所谓“串行通信” 是

28、指 数据是一位一位顺序传送的 。在串行通信中有两种基本的通信 方式：即 异步通信 (ASYNC) 和 同步通信 (SYNC) 。105. 当要进行一次 DMA传送时，首先由外设向 DMAC发 DMA请求信号， DMAC收到此申请后向 CPU 发总线请求信号。若 CPU 响应此请求则发 总线响应 给 DMAC，DMAC接 管 总线 后开 始工作。106. 总线可分为内总线和外总线，其中内总线举例有： STD总线 、 PC 总线 ；外总线举例 有： RS-232C 、 IEEE488 。107. 数据总线用来在 CPU 与 内存储器或 I/O 设备 之间交换信息， 地址总线由 CPU 发出， 用来

29、确定 CPU要访问的 内存单元或 I/O 端口 的地址。112. 图 1中的一个共阴极数码管通过 8255A和系统 ISA 总线相连，请完成下列程序段，使 该数码管稳定显示“ 8”(字型编码为 7FH)。图1MOV DX, (6)MOV AL, (7)OUT DX, ALMOV DX, (8)；初始化 82C55MOV(10)；数码管稳定显示“ 8”答案 :06. 21BH 07. 80H08. 219H09. 7FH 10OUT DX,AL113. 8086 CPU有 20 条地址线，可形成 1M 的存储器地址空间， 地址范围为00000HFFFFFH 。114. 中断类型号为 24H的中断

30、向量存放在 0000H :0090H 开始的存储单元。115. 一台微机的地址总线为 16 条，其 RAM存储器容量为 16KB，首地址为 2000H，且地址是 连续的，则可用的最高地址是 0 01111111 /5FFFH 。117、 8086CPU的 BIU 进入空闲状态时，意味着 BIU 不进行任何取指令操作和读写存储器与I/O 口操作 。118若 8086 CPU引脚状态是 M/IO =1， RD=1， WR =0，则此时执行的操作是 _存储器写。 119某微机系统采用一块 8253芯片， 时钟频率为 1MHz。若要求通道 0工作于方式 3，输出 的方波周期为 0.5ms，则时间常数应

31、设定为 _500_，通道控制字应设定为 00110111B 。 120一个串行字符由一个起始位， 7 个数据位，一个奇偶效验位和一个停止位构成，若每 秒传送 240 个字符，则数据传送的波特率是 2400Bd _ ，传送每位信息所占用的时间是 0.417ms 。121异步串行通信工作方式下， 一个串行字符由一个起始位， 7 个数据位 1101110 ，一个奇 效验位和一个停止位构成，则先后发送该帧字符信息的数据位是_0 0111011 0 1 。122.8086 系统中必须用地址锁存器的原因是地址/数据，地址 /状态信号分时复用 ；在最小模式下， CPU 与其连接的信号主要有 地址锁存信号 A

32、LE与地址信号。123.8086CPU 的结构按功能分为两大部分，分别为BIU 和 EU ；这样设计的好处是 取指令和读写内存操作数与执行指令可以并行工作，从而提高了CPU的利用率 。124.8086CPU 的 READY信号是 存储器与 I/O 口数据准备就绪信号 ，若检测该信号为低电平 则表示 存储器或 I/O 口的数据未准备就绪，需延长总线周期，加入TWW状 态 。126.8086CPU 在最大模式下， 系统中必须使用总线控制器的原因是 对状态信号 S2 S0进行 译码以产生各种控制信号 ；而在最小模式下， 系统不使用总线控制器的原因是 各种控制信 号都由 CPU自己产生 。128. 8086CPU 在响应 INTR 信号的中断时，向其发送 2 个 INTA