可预置定时电路_课程设计

1、江汉大学文理学院课程设计报告课程设计题目 可预置定时电路部 （系）信息技术学部专 业 自动化 姓 名 易铭 学 号 201106060148指导教师 路银聚 2013年 月 日目 录一、设计目的1二、设计要求1三、总体方案1四、具体实现1五、实现过程中遇到的问题及措施2六、设计心得体会2七、对该设计的建议2八、参考文献3一、设计目的（1）掌握可任意预置时间的显示报警系统的构成，原理与设计方法。（2）熟悉集成电路的使用方法。（3）熟悉集成电路的引脚安排。（4）掌握各芯片的逻辑功能及使用方法。二、设计要求（1）设计一个可灵活预置时间的计时电路，要求具有时间显示的功能，能准确地预置和清零。（2）设置

2、外部操作开关，控制计时器的直接清零、启动和暂停/连续计时。（3）要求计时电路递减计时，每隔一秒，计数器减1。（4）当计时器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光电报警信号。三、总体方案定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。其中计数器和控制电路是系统的主要部分。计数器完成计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯，定时时间到报警等功能。可参考原理框图如图所示。四、具体实现软件仿真图如图所示首先 设计定时电路 由于555定时芯片是一种常用的定时芯片 且课堂中学习过，

3、原理简单易懂，因此选用555芯片来产生时钟脉冲信号。如下图所示 用555定时器和74ls190芯片 经过3次分频 将1khz分频成为1hz 即为1s 即1s定时电路设计成功。根据74ls190芯片是同步可预置的十进制加减计数器来设计计数电路如图所示利用与非门和反相器使计数到00时为高电平 灯泡发光 设计报警电路。 设计中相关芯片资料74ls190 芯片是同步可预置的十进制加减计数器 引脚图如图所示Ne555引脚图如图所示功能表如图所示六位反相器74ls04 引脚图功能表 还有一种方案是选用74LS161计时芯片作为其主要的计时芯片。具体电路图如下：在此计时模块中，是一个30秒的计时器，需要做到

4、一个三进制和十进制的两块芯片。我利用的是芯片上的清零端来实现清零的功能。详细叙述如下：当个位的74LS161芯片U5达到10的时候，芯片的四个输出管脚QdQcQbQa=1010。即QdQb均为高电平。则将其取出，连入一个与非门，送入74LS161芯片的CLR低电平有效清零端，则实现清零功能。另外将Qd连入十位的74LS161芯片的低电平有效时钟端CLK，产生一个时钟脉冲，一个进位，则完成十进制。当十位的74LS161芯片U6达到3的时候，芯片的四个输出管脚QdQcQbQa=0011。即QbQa均为高电平。则将其取出，连入一个与非门，送入74LS161芯片的CLR低电平有效清零端，则实现三进制。

5、这样，计时模块就完成了三十秒的计时功能。计时电路如下我们还加了一个报警装置使用的是D触发器来控制报警灯（或是报警铃声）。这里用的是74LS74D触发器，它的状态变化方程是：因此我们只需要控制住D的具体取值即可控制其输出来达到报警的功能。我们这个D的来源是十位芯片的清零控制，经过非门之后，进入芯片D端的输入。这样当其完成了三十秒的计时之后，则其D触发器就可输出一个高电平，从而触发报警灯（或是报警铃声）的响应，完成其报警功能。具体电路图如下：本次设计中提到了需要进行时间的读秒显示，因而我们就需要用到8段数码显示管。我们通过译码芯片与外界连接，另外一端则是和8段数码显示管相连。这样，通过译码芯片的作

6、用，则将系统中的时间利用数码显示管来显示出来。译码芯片工作原理在此便不再赘述。具体电路图如下：通常在数字电路系统设计中，是需要一个总开关作为一个总开关的。本设计中也不例外。在此设计之中，开关的输出与高电平接入一个与非门接入芯片74LS74D触发器的清一端。这样当开关是断开的时候（在芯片的管脚处是呈现出悬空而是高电平状态），这个时候，芯片接受的是低电平的信号，因而此时的清一端（低电平有效）作用，输出为高电平，触发报警装置；而开关是闭合的时候，则此时芯片接受的是高电平，清一端不起任何作用，芯片正常工作。具体电路图如下：图2.5 总控模块电路图该模块是为全电路提供一个公共的时钟脉冲信号，保持一致的工

7、作步伐，因而我们使用555定时器所构成的多谐振电路来进行发出时钟脉冲。555定时器内部比较器灵敏度较高，而且采取差分电路形式，用555定时器组成的多谐振振荡器的振荡频率受电源电压和温度变化的影响很小。555定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。它不仅用于信号的产生和变换，还常用于控制和检测电路中。电容器C放电所需时间为：当放电结束，T截止，将通过、向电容器C进行充电，所需时间为其振荡频率为具体电路图如下：五、实现过程中遇到的问题及措施第一个方案中在最开始设计分频电路时 开始想直接用555定时器计时1hz 结果失败了，于是就用3个190芯片经过3次分频将1khz分频为1

8、hz 才成功当模拟出1s后发现在multism上1s实在是太长了并非现实生活中的1s这样不利于后面计数，于是就改接在10ms后输出时钟信号，后来想有可能是multism为了能让人肉眼观察出1ms的状态而把时间延迟了吧。后来连计数电路时 加减计数开关 清零开关 和总开关 直接接的芯片引脚，计数失败，后加上上拉电阻才成功。第二个方案设计中，因为摒弃了所有什么国外公司设计的“傻瓜”芯片，使用的元件都是我们在平时的数字电路系统设计中所常用到的元件，因此在设计初就已经为后来打好了基础，在调试的过程中没有遇到什么较大的问题。在此就我们小组所遇到的一些小问题进行一定的探讨。在总控模块中，本来是总开关直接连接

9、上芯片74LS74D触发器的清一端，但是由于其断开时（理论上是由于干扰电阻的存在所以导致了高电平），但是这样的状态并不是很稳定，因此我们就商议决定，在开关的后面加上一个与非门，将芯片与开关隔离开，避免这样的“悬空”问题。六、设计心得体会在设计电路时查阅了相关芯片资料 理解了各引脚的功能 ，课堂上没有搞明白的问题，在这次课程设计中通过查阅资料，慢慢的也明白了各种芯片的功能。虽然还不是很明白，但是比没做课程设计之前强多了，这是课堂所学不到的 ，并且可以稳固课堂上所学的一些知识，即温故而知新嘛，加深理解了时钟电路 计数电路 。不仅培养了独立思考，动手操作的能力，在各种其他能力上也有所提高，更重要的是我们学会了很多学习的方法，而这时日后最实用的，受益匪浅。所以说坐而言不如立而行。七、对该设计的建议第一个方案由于该电路能够加减计数，且能够预知初始值，还有对时间的可控性 所以该电路还能够改为多功能秒表计数器，又如篮球比赛中24s违规等。第二个方案可预置的定时电路是我们设计的一种可以进行预置定时的报