自动投币电话机控制电路的毕业设计

1、 目 录 1 绪论.1 1.1 课题发展背景.1 1.2 国内研究及发展状况.1 1.3 课题研究方法.2 1.4 论文构成及研究内容.2 2 电路的基本工作原理.3 3 各单元电路设计.4 3.1 控制电路设计.4 3.2 译码显示电路设计.5 3.3 减法器电路设计.7 3.4 预置时间电路设计.8 3.5 秒脉冲发生器设计.10 3.5.1 由 555 定时器组成的多谐振荡器.10 3.5.2 秒脉冲发生电路设计.12 3.6 二十进制加法计数器设计.13 4 整体电路设计.15 结论.16 致谢.17 参考文献.18 1 绪论 1.1 课题发展背景 最早的投币电话机大约出现于上世纪末或

2、本世纪初，只安装在电话公司或用户住 宅里。在伦敦的英国电讯博物馆收藏有早期英国邮电部的投币电话机。这是一种采用 “邮政付费”方式的投币话机，即当叫通话务员并且接通被叫之后，呼叫者将一便士硬 币插入到话机中，然后扭动一个旋钮，于是收进一个硬币并接通一个蜂鸣器到线路中， 将付款信号送给话务员。1915年这个方式又经过修改，采用了一个工作于反极性线路 电压的继电器，然后利用硬币落下复原发话电路。 1982 年，中国第一批投币式公用电话在北京市东、西长安街等繁华街道出现，共 22 个投币式公用电话亭，1900 年我国第一部市内电话在南京问世；1904 年至 1905 年， 俄国在烟台至牛庄架设了无线电

3、台。在 1988 年德国人斯托威克根据自动售货机的投币 机构原理，设计了一种叫做“自动产蛋机”的机器，只要往机器里投入一枚硬币， “自动产蛋鸡”便“产”下一只鸡蛋，并伴有叫声。人们把斯托威克发明的这台机器， 看作是投币电话机的雏形。 日常生活中我们都见过自动售货机，投币游戏机，以及现在最新新推出的投币洗 衣机，这些设备的投币控制器和自动投币游戏机的投币控制器的电路设计及其工作原 理都是一样的，所以说理解了投币电话机的投币控制器的设计方法，对于使用及其维 护这类设备有着触类旁通的现实意义。 1.2 国内研究及发展状况 随着我国经济不断发展，国家越来越重视自动投币项目相关行业的发展。2009年 中

4、国投币电话机市场发展迅速，产品产出持续扩张，在国家产业政策的鼓励下，行业 产品向高技术产品方向发展，国内企业新增投资项目逐渐增多。投资者对行业关注越 来越密切，这使得投币电话机行业的发展需求不断增大。如邮电部天津电话设备厂与 香港和记黄埔合作推出的“小财神”多功能投币电话机；由中讯服务中心、北京市话局 联合推出的ht 1898 p/t投币电话机；北京邮电大学北翔公司与美国ttc公司合作推出 ttc-200型采用汉字液晶显示的投币电话机；北京德生创建科技有限责任公司的cy- 864系列投币电话机以及洛阳电话设备厂生产的ht 998p/t新型投币电话机等。 我国投币电话发展前景虽好，但其发展势头仍

5、然受到多方制约，目前仅限于大城 市、经济发达地区使用，还远未覆盖到一些中小城市。其原因是磁卡电话发展的制约； 各地电话计费率不一，加以币道限制，不能适应各种费率；缺少硬币流通。 1.3 课题研究方法 在老师指导下，对投币控制器的原理做深入理解，然后根据原理设计出原理框图, 在原理框图的基础上,对各部分电路进行设计，最后把各部分电路组合起来，便得到了 总体电路的设计。 1.4 论文构成及研究内容 本文课题具体技术要求为：预置打电话时间为3min，即每投入一次硬币可打电话， 一个计时单元3min；显示电路部分设计，在打电话时以绿灯显示，电话结束前二十秒 以红灯提醒打电话者注意时间，并开始用数字显示

6、通话剩余时间，每通话1s数字自动 减1；控制电路部分主要是由cd4017十进制计数脉冲分配器加上放光二极管组成，控 制电路的时，当数字显示为0之前，不再投币，电话将自动切断，控制器停止工作，如 继续投币通话仍可继续；秒脉冲发生电路是为计数器二-十进制加法器和减法器提供秒 脉冲的，它的核心部分是ne555定时器。 本文的主要研究内容是设计出符合要求的投币电话机控制器电路，并设定好电路 所有元件的参数，撰写出毕业设计说明书。 2 电路的基本工作原理 本次设计的任务是设计出投币电话机的控制电路，其原理框图如图 2.1 所示。当投 有硬币时，秒脉冲发生器开始工作，输出秒脉冲信号1。二-十进制加法计数器

7、在接收 到秒脉冲信号时，开始计数，该电路可用一片 cd4518 来实现。通话时间为 3 分钟， 共 180 秒，二-十进制加法计数器每计到 20 秒时就输出一个信号，送到控制电路完成 下一步功能。控制电路在 160 秒通话期间，绿灯亮；当超过 160 秒，红灯亮，并且开 始倒计时。3 分钟过后，当脉冲切断，通话也随之切断。减法器的作用是在电话最后的 20 秒，用来控制译码显示电路显示剩余时间，每过 1s 自动减 1。译码显示电路是接收 减法器的信号，用来显示电话的最后 20s 时间，并且开始倒数显示。电话通话 3 分钟 由预置时间电路完成。3 分钟过后，自动切断电源，所有电路均不工作。 图 2

8、.1 原理框图 3 单元电路设计 3.1控制电路 控制电路由 cd4017 十进制计数脉冲分配器加上发光二极管组成，控制电路的主 要作用是控制时间。cd4017 引脚如图 3.1 所示。 3.1 cd4017 引脚图 3.2 控制电路图 cd4017 是十进制计数/分频器，其内部由计数器及译码器两部分组成，由译码输 出实现对脉冲信号的分配，整个输出时序就是 y0、y1、y2、y9依次出现与时钟同 步的高电平2。 cd4017 是 5 位 johnson 计数器，具有 10 个译码输出端，cp、cr、en 为输入端。 时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限 制

9、。en 为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。cr 为高电平 时，计数器清零。johnson 计数器，提供了快速操作、无输入译码选通和无毛刺译码输 出。在每 10 个时钟输入周期 co 信号完成一次进位，并用作多级计数链的下级脉动时 钟。cd4017 提供了 16 引线多层陶瓷双列直插(d)、熔封陶瓷双列直插(j)、塑料双列直 插(p)和陶瓷片状载体(c)4 种封装形式。 控制电路电路图如 3.2 所示，cr 端接收来自定时器的信号，cp 端接收来自二-十 进制计时器的的信号，y8端输出的信号分别送给减法器的预置端和发光二极管（红灯） 。cp 端每 20 秒会接收到计数器 2

10、q1端送来的高电平信号，以分别控制 y0y8端的输 出信号，从而控制红绿灯亮的情况。前 8 次接收到计数器 2q1端送来的高电平信号时， y0y7分别输出高电平从而驱动绿灯亮，当第 9 次接收到计数器 2q1端送来的高电平 信号时，y0y7输出低电平，y8端输出高电平从而驱动红灯亮，与此同时 y8端向减 法器电路发送一个信号，译码显示器开始倒数计数。即在前 160s 打电话期间，绿灯亮； 而当时间超过 160s 以后红灯亮，并且开始倒计时。y0y7的输出信号用于控制绿灯亮， y8的输出信号用于控制红灯亮。 3.2 译码显示电路 译码显示电路如图 3.3 所示，可由 cd4511bcd 锁存/七

11、段译码/驱动器组成，它可 以根据其输出端的信号驱动共阴极的数码管，在此，其输入是最后 20s 的剩余时间。 cd4511 输入端接收来自减法器 cd4511 输出的电平信号。其输出端与 7 个电阻相连， 用于驱动数码管显示数字3。 cd4511 的引脚如图 3.4 所示： 图 3.3 译码显示器 图 3.4 cd4511 引脚图 cd4511 具有锁存、译码、消隐功能，通常以反相器作输出级，通常用以驱动 led。各引脚的名称：其中 7、1、2、6 管脚分别用 a、b、c、d 来表示，是 bcd 码 的输入端；5、4、3 管脚分别用 le、来表示，是译码输入控制端；：4 脚biltbi 是消隐输

12、入控制端，当 bi=0 时，不管其它输入端状态是怎么样的，七段数码管都会 处于消隐也就是不显示的状态。le：锁定控制端，当 le=0 时，允许译码输出，le=1 时译码器是锁定保持状态，译码器的输出值被保持在 le=0 时的数值。：3 脚是测lt 试信号的输入端，当 bi=1，lt=0 时，译码输出全为 1，不管输入 dcba 状态如何， 七段均发亮全部显示。它主要用来检测数 7 段码管是否有物理损坏。 13、12、11、10、9、15、14 分别用 a、b、c、d、e、f、g 表示4。外接七段数码管的 输入端。 （1） cd4511 的工作原理如表 3.1 所示： 表表 3.13.1 cd4

13、511cd4511 的真值表的真值表 输 入 输 出 lebilidcbaabcdefg 显示 xx0xxxx1111111 x01xxxx0000000 消隐 01100001111110 01100010110000 01100101101101 01100111111001 01101000110011 01101011011011 01101100011111 01101111110000 01110001111111 01110011110011 01110100000000 消隐 01110110000000 消隐 01111000000000 消隐 01111010000000

14、消隐 01111100000000 消隐 0111111000000 消隐 111xxxx 锁 存 锁存 (2)锁存功能 译码器的锁存电路由传输门和反相器组成,传输门的导通或截止由控 制端 le 的电平状态。 （3）译码 cd4511 译码用两级或非门担任，为了简化线路，先用二输入端与非门 对输入数据 b、c 进行组合，得出、四项，然后将输入的数据 a、d 一起bcbcbc 用或非门译码。 （4）消隐 bi 为消隐功能端，该端施加某一电平后，迫使 b 端输出为低电平，字 形消隐。消隐控制电路如图 3-1 所示。消隐输出 j 的电平为 j= =（c+b）bcd bi d+bi，如不考虑消隐 bi

15、 项，便得 j=（b+c）d 据上式，当输入 bcd 代码从 1010- 1111 时，j 端都为“1”电平，从而使显示器中的字形消隐。 8421 bcd 码对应的显示如图 3.5 所示： 图 3.5 bcd 码显示 3.3 减法器电路设计 减法器电路是由两个 cd4510 芯片完成的，其引脚如图 3.6 所示。 图 3.6 cd4510 引脚图 图 3.7 减法器电路 cd4510 为可预置 bcd 可逆计数器，该器件主要由四位具有同步时钟的 d 型触 发（具有选通结构，提供 t 型触发器功能）构成。具有可预置数、加减计数器和多片 级联使用等功能。cd4510 具有复位 cr，置数控制 ld

16、、并行数据 d0d3、加减控制 u/ d 、时钟 cp 等输入。cr 为高电平时，计数器清零。当 ld 为高电平时，d0d3 上的数据置入计数器中，控制计数器的计数操作，0 时，允许计数。此时，cece 若 u/ d 为高电平在 cp 时钟上升沿计数器加 1 计数；反之，在 cp 时钟上升沿减 1 计数。除了四个 q 输出外，还有一个进位/错位输出。cd4510 提供了 16 引co/bo 线多层陶瓷双列直插（d） 、熔封陶瓷双列直插（j） 、塑料双列直插（p）和陶瓷片状载 体（c）4 种封装形式5。 减法器电路如图 3.7 所示，由秒脉冲电路提供，将低位芯片的 d0 d1 d2 d3引脚置

17、于低电平，即 0000。高位芯片的 d0 d2 d3引脚置于低电平，d1 置高电平，即初始值 为 0010，换算为十进制为 20，也就是预置时间为 20 秒。当低位芯片时钟 cp 接收到控 制电路送来的脉冲信号时，减法器开始工作。减法器一旦开始工作，低位芯片便向高 位芯片借位，低位芯片的 q0 q1 q2 q3变为 1001，高位芯片的 q0 q1 q2 q3变为 0001， 然后在在秒脉冲的控制下减法器开始减计数，当低位芯片接收十个脉冲将由进位/错位 输出端送给高位芯片一个时钟脉冲进行借位，当低位芯片向高位芯片第二次借co/bo 位后，高位芯片的 q0 q1 q2 q3变为 0000，然后低

18、位芯片继续接受脉冲，当接受够 10 个脉冲时，低位芯片的 q0 q1 q2 q3也变为 0000，此时减法器显示为 00，这时减法器 也就停止了工作。 3.4 预置时间 该部分电路是整个电路的开始阶段，所以就先从这部分电路的设计开始。预置时 间即为打电话时间的控制，本文的时间设定为 3min，用 ne555 来实现。该部分电路如 图 3.8 所示，电路由 ne555 及其外围的电路组成，因为其暂态时间 tw=1.1rc，r= r1+ r2，c=220uf，令 r2=580 千欧，则 r1 可调至 200 千欧，用它可以调节时间的精确度 6。 图 3.8 预置时间电路 该电路的工作过程：该电路是

19、由 ne555 构成的单稳态电路，单稳态电路只有一个 稳定状态和一个暂稳定状态，在外界触发的作用下，电路从稳态翻转到暂稳态，然后 在暂稳态停留一段时间 tw 后又自动返回到稳态。在没有投币的时候电路处于稳态， 投币的同时就等于是给该电路一个低电平触发信号，使电路从稳态翻转到了暂稳态。 根据下文中所述的 555 定时器工作原理可知 uo为高电平。当投币产生时，电路导通， 投币电路产生一个低电平，低触发端接收到该低电平触发信号，定时电容 c 开始充电。 该电路的输出端与执行机构的继电器相连，控制整个电路的供电。当通话时间到达 3min 而没有继续投币的话，继电器就会在定时电路控制下断开连接，停止供

20、电，电话 中断7。 下面将对 ne555 做一个详细的介绍，nen555 是属于 555 系列的计时 ic 的其中的一 种型号，555 系列 ic 的引脚功能及运用都是相容的，只是型号不同的因其价格不同其 稳定度、省电、可产生的振荡频率也不大相同；而 555 是一个用途很广且相当普遍的 计时 ic，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率脉波波形。 ne555 的特点有：(1)只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其 延时范围极广，可由几微秒至几小时之久。 (2)它的操作电源范围极大，可与 ttl，cmos 等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与

21、这些逻辑 系列的高、低态组合。 (3)其输出端的供给电流大，可直接推动多种自动控制的负载。 (4)它的计时精确度高、温度稳定度佳，且价格便宜。ne555 引脚位图如图 3.9 所示。 图 3.9 ne555 引脚图 pin 1(接地)地线(或共同接地)，通常被连接到电路共同接地。pin 2(触发点) - 这个脚位是触发 ne555 使其启动它的时间周期。触发信号上缘电压须大于，下缘vcc 3 2 须低于。pin 3(输出)当时间周期开始 555 的输出输出脚位，移至比电源电压少vcc 3 1 1.7 伏的高电位。周期的结束输出回到 o 伏左右的低电位。于高电位时的最大输出电流 大约 200ma

22、。pin 4(重置)一个低逻辑电位送至这个脚位时会重置定时器和使输出回到 一个低电位。它通常被接到正电源或忽略不用。pin 5(控制)这个接脚准许由外部电压 改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或 调整输出频率。pin 6(重置锁定)重置锁定并使输出呈低态。当这个接脚的电压从 电压以vcc 3 1 下移至以上时启动这个动作。pin 7(放电)这个接脚和主要的输出接脚有相同的vcc 3 2 电流输出能力，对地为高阻抗。pin 8(v +)这是 555 个计时器 ic 的正电源电压端。供 应电压的范围是+4.5 伏特(最小值)至+16 伏特(最大值)。ne55

23、5 的相关应用: ne555 的 作用范围很广，但一般多应用于单稳态多谐振荡器及无稳态多谐振荡器。 内部电路如图 3.10 所示。它含有两个电压比较器，一个基本 rs 触发器，一个放 电开关 t。比较器的参考电压由三只 5k 的电阻器构成分压，它们分别使高电平比较 器 c1 同相比较端和低电平比较器 c2 的反相输入端的参考电平为和。c1vcc 3 2 vcc 3 1 和 c2 图 3.10 多谐振荡器内部电路 的输出端控制 rs 触发器状态和放电管开关状态。当输入信号输入并超过时，触vcc 3 2 发器复位，555 的输出端 3 脚输出低电平，同时放电，开关管导通；当输入信号自 2 脚 输入

24、并低于时，触发器置位，555 的 3 脚输出高电平，同时放电，开关管截止8。vcc 3 1 3.5 秒脉冲发生器 秒脉冲发生器在整个电路中是很重要的一部分，是为二-十进制加法器和减法器提 供秒脉冲的。本次设计的电路是由 ne555 定时器组成的多谐振荡器完成的，下面对 555 定时器组成的多谐振荡器做以介绍。 3.5.1 由 555 定时器组成的多谐振荡器 如图 3.11 是由 555 定时器组成的多谐振荡器以及波形图。图 3.12 是多谐振荡器的 工作波形。r1、r2、c 是外接元件，工作原理如下： 设电容的初始电压0，t0 时接通电源，由于电容电压不能突变，所以高、 c u 低触发端0，比

25、较器 a1输出为高电平，a2输出为低电平，即 th v tl vvcc 3 1 ，dr1 图 3.11 多谐振荡器 图 3.12 多谐振荡器的工作波形 （1 表示高电位，0 表示低电位） ，rs 触发器置 1，定时器输出此时， _ 0 ds 0 1u _ 0q 定时器内部放电三极管截止，电源经，向电容 c 充电，逐渐升高。当上 cc v 1 r 2 r c u c u 升到时，输出由 0 翻转为 1，这时，rs 触发顺保持状态不变。所vcc 3 1 2 a _ 1d d rs 以 0t 期间，定时器输出为高电平。时刻，上升到，比较器的输 1 t 0 u 1 tt c u cc 2 v 3 1

26、a 出由 1 变为 0，这时，触发器复 0，定时器输出。 _ 0dr _ 1 d srs 0 0u 期间，放电三极管导通，电容 c 通过放电。按指数规律下降， 12 ttt _ 1q 2 r c u 当时比较器输出由 0 变为 1，rs 触发器的，q 的状态不变， c u cc 2 v 3 1 a _ dr _ 1 d s 的状态仍为低电平。时刻，下降到，比较器输出由 1 变为 0，rs 触 0 u 2 tt c uvcc 3 1 2 a 发器的1，0，触发器处于 1，定时器输出。此时电源再次向电容 c 放 _ dr _ d s 0 1u 电，重复上述过程。通过上述分析可知，电容充电时，定时器

27、输出，电容放电时， 0 1u 0，电容不断地进行充、放电，输出端便获得矩形波9。多谐振荡器无外部信号输 0 u 入，却能输出矩形波。 图 3.13 为占空比可调的多谐振荡器。图中电位器 rp 用于调节充放电时间常数， d1 和 d2 两只二极管起到隔离电容 c 的充电、放电路的作用。 输出波形的占空比： （3.1） 1 a 12ba 2 p pp t r d ttrr 图 3.13 空比可调的脉冲振荡电路 充电回路（vccrad1c地）的时间常数： 1a 0.7 p tr c （3.2） 放电回路（cd2rbra地）的时间常数： (3.3) 2ab 0.7+r p trc 3.5.2 秒脉冲发

28、生电路 该单元电路是在 ne555 定时器组成的多谐振荡器基础上设计的。整个电路设计如 图 3.14 所示。根据上文中对多谐振荡器的介绍可知振荡周期为 t=0.7（r1+2r2）c。555 电 图 3.14 秒脉冲发生器 路要求 rl与 r2均应大于或等于 1k，但 rl+ r2应小于或等于 3.3m，根据此公式可 以对 r1 r2 c 的参数做以计算和选定10。我选定的 c=20uf，r1=30k，r2=42k， 通过改变可调电阻的阻值可以使脉冲的频率更准确，因为是要为计数器二-十进制加法 器和 减法器提供秒脉冲的，从而可以保证整个电路的准确和严密性。 3.6 二-十进制加法计数器 该部分电

29、路可用一片 cd4518 来实现。芯片 cd4518 如图 3.15 所示，cd4518 是二、 十进制（8421 编码）同步加计数器，内含两个单元的加计数器，cd4518 引脚功能(管 脚功能)如下：1cp、2cp：时钟输入端。1cr、2cr：清除端。 图 3.15 cd4518 引脚图 1en、2en：计数允许控制端。1q01q3：计数器输出端。2q02q3：计数器输 出端。vdd：接正电源。vss：接地。 cd4518 是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器， 其功能引脚分别为 17 和 915。该 cd4518 计数器是单路系列脉冲输入（1 脚或 2 脚；9 脚

30、或 10 脚），4 路 bcd 码信号输出（3 脚6 脚；11 脚14 脚）。 cd4518 控制功能：cd4518 有两个时钟输入端 cp 和 en，若用时钟上升沿触发， 信号由 cp 输入，此时 en 端为高电平（1），若用时钟下降沿触发，信号由 en 输入， 此时 cp 端为低电平（0）,同时复位端 cr 也保持低电平（0）,只有满足了这些条件时， 电路才会处于计数状态，否则没办法工作11。 由于 cd4518 内部具有两个集成的同步十进制计数器，因此，用 cd4518 来实现二 十进制加法计数比较合理。由 cd4518 组成的二十进制加法计数器连接如图 3.16 所示 cd4518 功

31、能表如表 3.2 所示，在第十秒的时候，输出端 1q3由 1 跳变到 0，因为 是下降沿触发，所以 1q3会向 2en 发出一个低电平信号，当 2en 收到这个信号时，计 数器开始工作，2q3 2q2 2q1 2q0变为 0001。当 2en 第二次收到这个信号时，2q3 2q2 2q1 2q0变为 0010，这时 2q1变为高电平，同时将这个高电平信号送到 1cr 端和 2cr 端，这样两个计数器就同时清零了。2q1还要将这个信号送到控制电路中，为供控制电 路提供脉冲信号12。 图 3.16 二-十进制加法计数器 表表 3.2 cd4518 功能表功能表 时间1q31q21q11q0 0 秒

32、0000 1 秒0001 2 秒0010 3 秒0011 4 秒0100 5 秒0101 6 秒0110 7 秒0111 8 秒1000 9 秒1001 10 秒0000 4 整体电路设计整体电路设计 根据各单元电路点设计，将各个单元电路有机的结合起来，就得到了如图 4.1 所示 的整体电路。当投入一枚硬币时，给预置时间电路提供一个脉冲信号，使其输出高电 平，三极管处于导通状态，继电器 ka 闭合，为整个电路提供+5v 的电压，从而使秒 脉冲发生器也开始工作。它向二-十进制加法计数器和减法器发送秒脉冲信号。二-十进 制加法计数器 1en 端接收到秒脉冲信号便开始计数。然后每过 20 秒它会由

33、2q1端向 控制电路发出个高电平信号，从而使控制电路也开始工作，在前 160 秒中，每过 20 秒， 控制电路的的 y0y7依次输出高电平，驱动绿灯亮。在最后 20 秒，y8端输出高电平， 驱动红灯亮，同时将这个信号送到减法器的预置端13。当低位芯片时钟 cp 接收到控 制电路送来的脉冲信号时，减法器开始工作。减法器的输出端与译码显示电路的输入 端相连，一旦减法器开始工作，一码显示电路也开始工作，从而驱动数码管开始倒数 计时。 100k100k 470100k 470 330 650k 100k 0.01uf c1 0.01uf 220uf 口口口 ka +5 +5 0.01uf 口口口 口口

34、口 42k 20k 0.01uf20uf 10k 200 +5 v cc/r dis th /tr v ssc-v out ka v ddcr cpco en y9y4y8 y5y1y0y2y6y7y3v ss v dd 2cr 2q3 2q2 2q1 2q02cp2en 1cp 1en 1q3 1q2 1q1 1q0 1cr v ss v dd/r dis th /tr v ssc-v out ld d3d2d1d0 /d/d ldd3d2d1d0 /ce/ce crcr cpcp v ssv ss v ccv cc q3q3q2q2q0q1q1q0 a0a1a2a3a0a1a2a3/ri

35、/ri /lt/lt leleyaybycydyeyfygyaybycydyeyfyg 2es1022es1022es1022es102 cd4017 cd4518 cd4510cd4510 cd4511cd4511 . . . . 图 4.1 投币电话控制器 结结论论 经过理论分析和实践检验，我设计的投币电话机控制电路符合课题的要求。尽管 我设计出来的电路比较简单，但比较实用，虽然它自身也存在着一定的缺陷。首先， 在电话控制电路工作的时候，投入一枚硬币，打电话时间不会因此而叠加。另外，该 电路也不能辨别硬币的真伪。这两个缺陷是该电路最大的两个设计遗憾。但是，随着 科学的发展，现在社会上设计出来的同类产品，早已解决了这两个问题。我觉得随着 社会的不断发展，投币电话机控制器的设计一定会越来越完善，也会运用到越来越多 的方面。 致致 谢谢 本次毕业设计用了将近两个月的时间，在栗老师带领下终于完成这个设计，过程 是辛苦的，但是收获却是很大的。