数字逻辑与系统习题解

1、第一章 数制与编码1.1内容提要及学习指导一数制及其表示任意的数n都能表示为r为基数的r进制数。表示各个位的数字符号，为0（r-1）数码中的任意一个,r为进位制的基数，n位整数部分的位数，m为小树部分的位数。二数制转换1十进制数转换为二进制数：把二进制数按权展开，即可得到相应的十进制数。2十进制数转为二进制数：整数部分采用“除2取余”转换，小数部分采用“乘2取整”法进行转换。重点提示：上述转换方式可广到十进制与其他进制的转换，即“除基取余法”和“乘积取整法”。3二进制与八进制数，十六进制的转换。三带符号数的代码表示1真值与机器数（原码、反码、补码）2机器数的加、减运算重点提示：重点是补码的运算

2、规则四码制和字符的代码表示1bcd码（8421码、2421码、5211码、余3循环码）2可靠性编码（格雷码、奇偶校验码）重点提示：需要重点掌握的是8421bcd吗、奇偶校验码和ascii码）1.2 例题与解题指导例1把下列的数字写成按权展开的形式（1） （2） （3） 解：根据常见的十进制数的表示方法，很容易写出其它进制数的按权展开形式（1）（3）（3）例1.2 将下列十进制数转换为二进制数（1） （2）解：十进制数转换为二进制数时，整数部分和小数部分分别用“除2取余法”和“乘2取整法”转换，最后再合并在一起。（1）（2） 要点：十进制小数转换为二进制小数时，有时不能用有限位二进制数表示，一般

3、按精度要求取相应位数即可。例1.3将下列bcd码转换为十进制数（1） （2）解：根据bcd码的编码规则，每四位二进制数码对应一位十进制数。（1）（2）要点：bcd码是十进制的二进制编码而不是数，编码和数是不同的概念1.3习题选解题1.1（略）题1.2（略）题1.3（略）题1.4（略）题1.5（略）题1.6将下列十进制数转换为三位8421bcd码、2421bcd码和余3码。（1） （2） （3） （4） 解：（1） （2） （3） （4） 题1.7（略）题1.8写出下列各数的原码、反码和补码。 （1） （2） （3）解：（1）要点：原码是在数n的最高位增加一个符号位，“1”表示负，“0”表示正。

4、 要点：正数的反码与原码相同，负数的反码符号位为“1”，数值为原码按位取反。 要点：正数的补码与原码相同，负数的补码符号位为“1”，数值为原码按位取反加一。 （2） 要点：把0作为有符号数时，0在原码和补码中各有两种不同的表示形式，而在补码表示法中，0的形式是唯一的。 （3） ， ， 题1.9 已知，求 和。解：已知补码求原码时，正数的原码、反码和补码都相同；如为负数，则符号位保持“1”不变，数值部分为补码的数值部分取反加一。 ， ， 要点：小数的原码、反码和补码中，最高位为符号位，而小数的整数部分0不表示出来。题1.10 用原码、反码和补码完成如下运算。 （1） （2） 解：原码运算时符号位

5、不参加运算，参加运算的只是数值部分，而反码和补码的符号位和数值位一样参加运算。 （1） 结果为负数的补码，再求出原码 ， 结果为负数的反码，再求出原码 ， （2） ， ， 题1.12将下列8421bcd码转换为十进制数和二进制数。 （1） （2）解：8421bcd码不能直接转换为二进制数，先把bcd码按规则转换为十进制数，再进行十进制到二进制的转换。 （1） （2）要点：十进制数0.9不能用有限位二进制小数表示，按误差要求取足够的位数即可。第二章 逻辑代数与逻辑函数2.1内容提要及学习指南一逻辑代数中的三种基本运算1“与”、“或”、“非”三种基本逻辑运算及描述2复合逻辑运算及描述重点提示：“与

6、”、“或”、“非”三种基本逻辑运算是基础，其它复杂的逻辑关系都由三种基本关系组合而成。3逻辑函数 设输入变量为，输出变量为，则描述输入变量和输出变量的逻辑函数表示为 重点提示：对应输入变量的任何一组取值，两个函数的输出变量都相同，则称两个函数相等。二 逻辑代数的基本公式、定理及重要规则1逻辑代数的基本公式及定理2逻辑代数的三条重要规则（代入规则、反演规则和对偶规则）重点提示：反演规则主要用于求一个函数的反函数，利用对偶规则可使定理和公式的证明过程减少一半。三 逻辑表达式的形式与转换方法1逻辑函数的四种表示方法（逻辑函数表达式、真值表、卡诺图和逻辑电路图）重点提示：已知一种表示方法，就可以得出其

7、它三种表示方法2逻辑函数表达式的“与-或”和“或-与”两种形式及其转换重点提示：逻辑函数表达式的其它形式都可以转换为“与-或”和“或-与”式。3逻辑函数的最小项之和、最小项之积的标准形式。重点提示：逻辑函数的最小项之和的标准形式在逻辑函数的化简及逻辑电路的设计中有着广泛的应用。四逻辑函数的化简1逻辑函数的最简形式重点提示：在实际应用中，把逻辑函数式变换为什么形式，要根据逻辑门电路的功能类型确定。2逻辑函数的代数化简方法3逻辑函数的卡诺图化简法重点提示：通过卡诺图化简得到的是最简“与-或”式，但有时一个逻辑函数的化简结果不是唯一的。4具有无关项的逻辑函数及其化简重点提示：无关项是在具体问题中，对

8、输入变量取值所加的一种限制。合理利用无关项可以更有效地化简逻辑函数。2.2例题与解题指导例2.1 写出下面三变量逻辑函数的与非-与非式、与或非式、或非-或非式。 解：逻辑表达式的形式有多种多样，可以相互转换。在具体实现时由逻辑门的种类决定。 原函数是与或式，在原函数上家两个反号，再运用摩根定理去掉一个反号，即可得到与非-与非式。 （与非-与非式）用摩根定理把与非-与非式中每个与项中上的反号去掉，得到 将上式反号下的括号通过相乘去掉，得 （与或非式）用摩根定理把反号去掉，得 （或与式）对上式加两个反号，再用摩根定理去掉一个反号，得到或非-或非式。要点：在逻辑函数的各种形式中，与或式和或与式是最基

9、本的，但用逻辑门实现逻辑函数时，与非-与非式、与或非式、或非-或非式也是常见的形式。例2.2求下列函数的反函数和偶函数 解：对于任意一个逻辑函数y，若将其中的“”换成“+”，将“+”换成“”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，即得到y的反函数，这个规则叫反演定理。使用反演定理时，应注意两点： 原函数运算的先后次序不能改变。 不属于单个变量上的反号应保留不变。 由反演定理可直接写出结果如下： 对于任意一个逻辑函数y，若将其中的“”换成“+”，将“+”换成“”，0换成1，1换成0，即得到y的对偶式。据此，可直接写出结果如下： 例2.3利用公式将下列逻辑函数式化简为最简与或表达

10、式。 解：用公式法化简逻辑函数时，要熟记逻辑代数的基本定理和基本公式，如 （1） 利用，消去多余的乘积项 要点：对利用摩根定理得到，再把作为复合变量利用上述公式。（2） 利用，消去多余因子 要点：叫异或运算，叫同或运算，两者互为反函数。（3） 利用，两项合并为一项，消去一个变量 要点：本题也可先利用关系，再利用公式合并化简。例2.4把下列逻辑函数分别写成最小项之和和最大项之积的形式。解：把一个逻辑函数写成最小项之和的形式就是求函数的标准与或式。可以利用公式，给每一个与项补上所缺少的变量。 得到最小项之和的形式后，按照： 进行转换，便可直接得到最大项之积的形式。 例2.5 用卡诺图化简下列逻辑函

11、数 解：用卡诺图化简时，第一步必须把逻辑函数表达式转换为最小项求和的形式。在合并时要注意两点： 圈的数目要尽可能少； 每个圈要尽可能大。 图例2.5函数f1f3的卡诺图 由图例5所示卡诺图知，最简与或式为 例2.6 将下列具有无关项的逻辑函数化简为最简与或式。 解：含无关项的逻辑函数是指逻辑函数中的输入变量之间，或输入、输出变量之间有某种互相制约的关系。可以认为函数中无关项的存在与否对输出函数没有影响，在化简过程中，可以根据需要假定无关项的值为1，或为0，这样可以使结果更为化简。 在函数表达式中用表示无关项的和，在卡诺图中用“”表示无关项。 图例2.6函数f1f3的卡诺图由图例6所示卡诺图知，

12、最简与或式为 2.3习题选解题2.1（略）题2.2（略）题2.3（略）题2.4（略）题2.5（略）题2.6（略）题2.7 将下列函数表示成“最小项之和”形式及“最大项之积”形式。 （1） （2） （3） 解： 题2.8用卡诺图化简下列函数，并写出最简“与或”表达式和最简“或与”表达式。 （1） （2） （3） 解：用卡诺图化简逻辑函数，首先要把函数转换为最小项之和的形式。 画出卡诺图如下： 图题2.8（a） 函数f1f3的卡诺图 按图中所示方式合并，得到化简后的最简“与或”表达式。 最简或与式的化简可以在卡诺图上用最大项合并的方法实现。最大项合并的思路与方法基本上与最小项的合并一样，合并过程中

13、遵循的原则也相同，但要主要的是，最大项是和项，在卡诺图上对应的变量为0时采用原变量表示，对应的变量为1时采用反变量表示。 逻辑函数最大项之积的形式如下： 画出卡诺图如下： 图题2.8（b） 函数f1f3的卡诺图按图中所示方式合并，得到化简后的最简“或与”表达式。 要点：求最简或与式也可以通过最小项卡诺图进行。对卡诺图中的0项进行合并，即得到反函数的最简与或式。对反函数去反号，并运用摩根定理，就可以得到所求的最简或与式。题2.9（略）题2.10（略）题2.11化简下列逻辑函数（方法不限） （1） （2） （3） （4） （5）解：对逻辑函数化简时，有时用公式法更加简洁一些。（5）题2.12 证明

14、下列逻辑恒等式（方法不限）（1）（2）（3）（4）（5）证：（1） （2）（3）（4）（5）题2.13 试画出用与非门和反相器实现下列逻辑函数的逻辑图。（1）（2）（3）（4）解：用与非门和反相器实现逻辑函数。首先要用公式或卡诺图把函数表达式化为最简与或形式，再通过取两次反号并运用摩根定理，把函数表达式化为与非-与非式。 由以上的函数表达式，画出用与非门和反相器实现的逻辑图如下： 图题2.13 函数y1y4的逻辑图题2.14试画出用或非门和反相器实现下列逻辑函数的逻辑图。（1）（2）（3）（4）解：用或非门和反相器实现逻辑函数时，可以先把函数表达式化为最简与或式。然后对表达式取两个反号，再运用

15、两次摩根定理，变为或非-或的形式，用或非门和反相器即可实现。也可把或非-或进一步转换为或非-或非形式。对于或与形式的表达式，可以通过取两次反号，并运用摩根定理转换为或非-或非形式。 由以上的函数表达式，画出用或非门和反相器实现的逻辑图如下： 图题2.14函数y1y4的逻辑图题2.15（略）题2.16用卡诺图化简包含无关最小项的函数和多输出函数。（1）（2）解：用卡诺图化简包含无关最小项的函数关键是在卡诺图中合理的处理无关项，以获得最简单的结果。对多输出函数的化简，基本方法和步骤与单函数基本相同。不同的是，多数出函数若能在化简过程中寻找到公共项，可使整个电路在实现时简单些。 图题2.16（a）函

16、数f的逻辑图 图题2.16（b）函数f1f3的逻辑图 按图中所示合并，得： 在多函数的卡诺图中，为公用，为公用，为。化简结果为： 第三章集成逻辑部件3.1内容提要及学习指导一 ttl与非门电路1 典型与非门的结构（输入级、输出级、中间倒相级）2 特性及主要参数（1） 电压传输特性 （2） 主要参数 高低电平标称值 vh，vl 开门电平von，关门电平voff以及输入信号噪声容限vnl，vnh 输入低电平电流iil，输入高电平电流iih 扇入数ni扇出数no 平均传输延迟时间提示要点：对于集成逻辑门，重点是电路的外特性，尤其是要明确电压传输特性和主要参数的关系。以上指标是以ttl与非门为例描述的

17、，但也是其它类型逻辑门的技术指标。二 其它类型的ttl门电路1 集电极开路门oc门及其应用2 三态门及其应用三 mos集成逻辑门1 nmos反相器及逻辑门2 cmos反相器及逻辑门重点提示：各种工艺制造的逻辑门其电气特性不同，要注意各种逻辑门的优缺点比较。3.2例题与解题指导例3.1 ttl与非门的电压传输特性如图，试给出电压传输特性反映的与非门的主要技术参数。解：逻辑门的电压传输特性是指输出电压相对于输入电压的变化曲线，从电压传输特性可以得出： 图例3.1 与非门的电压传输特性高电平标称值 vh=3.6v 低电平标称值 vl=0.2v 关门电平voff为输出电压等于0.9vh时，所对应的输入

18、电压的最大值。voff=0.7v 由此可得输入低电平时噪声容限 vnl= voff- vl=0.7-0.2=0.7v 开门电平是输出电压低电平时，所对应的输入电压的最小值。von=1.7v 输入高电平时噪声容限 vnh= vh- von=3.6-1.9=0.7v例3.2 用ttl oc门接成如图所示电路（1） 写出输出y的逻辑表达式（2） 若用ttl电路驱动cmos电路，用ttloc门作为接口电路如何实现？画出相应的电路示意图。 图例3.2（a）oc门的“线与”电路解：g1和g2都是oc门电路。oc电路的最大特点是输出可以实现“线与”。利用oc电路实现“线与”时，需外接电阻和电源。 oc电路的

19、另一个作用是可以实现两种不同类型的集成电路的逻辑匹配。如图所示为用oc门实现的ttl电路和cmos电路的接口示意图。 图例3.2（b）ttl oc门的实现的接口电路例3.3在一根导线上分时传送一位二进制数的逻辑电路如下： 图例3.3 ttl三态门构成的单向数据总线解：用列表的方法分析逻辑电路功能 编号k3 k2 k1 信息传递情况 说明 00 0 0 不能正常工作k3k2k1=000 不容许 10 0 1 不能正常工作 k3k2k1=001 不容许 20 1 0 不能正常工作 k3k2k1=010 不容许 30 1 1 y=y1=ak3k2k1=011 容许 41 0 0 不能正常工作 k3k

20、2k1=100 不容许 51 0 1 y=y2=b k3k2k1=101 容许 61 1 0y=y2=b k3k2k1=110 容许 71 1 1 不能正常工作 k3k2k1=111 不容许总线的本质是分时复用。从上表可以看出，在任何时刻只能有一路输出占有总线，否则发生数据冲突而导致错误。3.3习题选解题3.1（略）题3.2（略）题3.3（略）题3.4（略）题3.5请画出逻辑表达式 解：nmos门电路中，用一个mos管作为负载管，起大电阻的作用，另外的mos管作为工作管。组成电路的规则如下：工作管相串，起“与”的作用；工作管相并，起“或”的作用；先串后并，则是先“与”后“或”；先并后串，则是先

21、“或”后“与”。工作管和负载管串联后，在它们的连接点引出的输出起倒相作用。 图题3.5三输入或非门电路题3.6 试画出逻辑表达式 的cmos电路解：在cmos电路中，反相器、与非门、或非门是基本电路形式，而或门可由或非门和反相器组合而成。电路如下： 图题3.6 nmos构成的二输入或门题3.7（略）题3.8（略）题3.9（略）题3.10请分析所示电路，写出输出l逻辑表达式。 题3.10图 nmos电路解：由电路的组成可以得到，a、b对应的工作管相并联，再与c对应的工作管相串联，由此得出： 第四章 组合逻辑电路4.1 内容提要及学习指导一逻辑函数的实现1用与非门实现逻辑函数2用或非门实现逻辑函数

22、3用与或非门实现逻辑函数4用异或门实现逻辑函数重点提示：实现逻辑函数的逻辑电路与逻辑函数表达式的形式相对应。用与非门、或非门、与或非门实现逻辑函数的关键是把逻辑是把逻辑函数转换为“与非”、“或非”、“与或非”的形式。要注意的是异或门并不能实现所有的逻辑函数，对于某些特殊的逻辑函数用异或门实现非常简单。二组合逻辑电路的分析组合逻辑电路的分析是指分析给定逻辑电路的逻辑功能。一般可以按一下步骤进行：（1） 由逻辑电路图写出逻辑表达式（2） 化简表达式并列出真值表（3） 由真表归纳逻辑功能四组合逻辑电路设计1 组合逻辑电路设计过程 组合逻辑电路的设计是一个与电路分析相反的过程，它遵循的步骤是：功能、真

23、值表、表达式、化简、逻辑电路图。2 但输出组合逻辑电路的设计3 多但输出组合逻辑电路的设计五。组合逻辑电路的竟争与冒险1 竟争与冒险的产生 在实际逻辑电路中，由于逻辑门和导线延迟时间的影响，输入信号通过不同途径到达逻辑门的时间有先有后，这一现象称为竞争。竞争产生错误的输出，说明电路存在冒险。2 判别冒险判别冒险有代数法和卡诺图法两种方法。重点提示：用卡诺图法判别冒险比较直观，也方便采用冗余项消除冒险。3 消除冒险消除冒险一般有增加冗余项和加滤波电容两种方法。六。中规模集成逻辑电路及其应用1 编码器 编码是指对一系列二值代码中的每一个代码赋予以固定的含义。在逻辑电路中，编码器指的是将有特定意义的

24、输入数字信号、文字符号信号等变成相对应的若干位二进制代码形式输出的组合逻辑电路。（4） 普通编码器：只容许在一个输入端加入有效输入信号，否则编码器的输出就会产生混乱。（5） 优先编码器：容许同时在几个输入端加入有效输入信号。根据规定的优先顺序，选择其中相对优先权最高的输入信号进行编码。74ls148是常见的八线-三线优先编码器。2 译码器 译码器是将每一组输入代码译为一特定的输出信号，以表示代码原意的组合逻辑电路。译码是编码的逆过程。常见的译码器可以分为两类：（1） 变量译码器 双二线-四线译码器74ls139，三线-八线译码器741ls38（2） 显示译码器 74ls48显示译码器是把输入的

25、四位二进制数转换为数码管的七段信号，以实现数据显示。重点提示：变量译码器的输出端对应是输入变量的全部最小项，故可以用译码器实现逻辑函数。3数据选择器 数据选择器也叫多路开关，即从一组输入的数据信号中选出某一个信号传输到输出端。74ls153是一个双4选1数据选择器。重要提示：对于一个具有n个变量的逻辑函数，把n-1个变量作为数据选择器的选择控制信号，而将剩下的一个变量作为选择器的数据输入，可用四路数据选择器实现三变量逻辑函数。4 数值比较器 数值比较器是一种能将两个n位二进制数a、b进行比较，并判别其大小的组合逻辑电路。74ls85是四位数值比较器。5 奇偶检验器 74ls280是一个9位奇偶

26、发生/校验器。4.2例题与解题指导例4.1 试分析图示电路的逻辑功能，指出该电路的用途。 图例4.1 例4.1逻辑电路解：根据给出的逻辑电路图，可写出y2，y1，y0和d，c，b，a之间的逻辑函数式。 从上面的逻辑函数中很难看出该电路的逻辑功能和作用，需要转换为用真值表表示的输入输出关系。表例4.1 图例4.1 逻辑电路的真值表 输入输出 d c b a y2 y1 y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1

27、1 1 1 0 1 1 1 1 0 0 10 0 10 0 10 0 10 0 10 0 10 1 00 1 00 1 00 1 00 1 01 0 01 0 01 0 01 0 01 0 0 由真值表得出，当dcba表示的二进制数数值小于等于5时，y0为1，当这个二进制数在6和10之间时，y1为1，而这个二进制数大于等于10时，y2为1。因此，该电路可以用来判别四位二进制数数值得范围。例4.2 四变量逻辑函数，试分别用最少的与非门，与或非门和或非门实现，画出相应的逻辑电路图。解：用不同的逻辑门实现逻辑函数，即要求把逻辑表达式转换成与要求的逻辑门相应的形式。一般要求用最少数目的门实现，则表达式

28、应为最简式。函数的最简与非-与非、与或非、或非-或非式，可以用公式对逻辑表达式变换求出，也可以通过卡诺图求得。图例4.2 为函数y的卡诺图。 图例4.2（a）函数y的卡诺图 按最小项合并的方法，对最小项为1的方块画圈合并，可得函数的最简与或式。对上式去两次反，在经摩根定理变换可得与非-与非式。按最小项合并的方法，对最小项为0的方块画圈合并，可得反函数的最简与或式。再取一次反，即得与或非式。 按最大项合并的方法，对最大项为0的方块画圈合并，可得函数的最简或与式。 对上式取两次反号，再经磨根定理变换，可得或非-或非式。 图例4.2（b）为根据以上表达试分别用与非门、与或非门、或非门实现的逻辑电路图

29、。 图例4.2 用不同逻辑门实现的逻辑电路例4.3 试用与非门设计一个三变量表决器。a、b、c三者中多数同意提案被通过，否则提案不被通过。解：（方法1）同意用1表示，不同意用0表示；通过用1表示，不通过用0表示。根据设计要求按上述赋值规定列出真值表如表例4.3(a)。通过卡诺图化简时，可由真值表直接填卡诺图如图例4.3（a）。化简后得到逻辑表达式的最简与或式，然后转为与非-与非式。最后根据表达式画出电路图。表例4.3（a）方法一的真值表 a b c y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1图例4.3（a）

30、方法一的卡诺图 图例4.3（b）方法一的逻辑电路图（方法2）同意用0表示，不同意用1表示；通过用0表示，不通过用1表示。根据设计要求按上述赋值规定列出真值表如表例4.3(b)。通过卡诺图化简时，可由真值表直接填卡诺图如图例4.3（c）。化简后得到逻辑表达式的最简与或式，然后转为与非-与非式。最后根据表达式画出电路图。表例4.3（b）方法二的真值表a b c y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 0 0图例4.3（c）方法二的卡诺图 图例4.3（d）方法二的逻辑电路图要点：进行逻辑设计时，不同的逻辑赋值会得到不

31、同的结果。结合本例可得一般组合逻辑电路设计的步骤如下。（6） 根据设计要求确定输入、输出逻辑变量；（7） 确定输入、输出变量0、1的含义；（8） 列出函数真值表；（9） 按给定逻辑门的种类化简函数为相应的最简式；（10） 画出逻辑电路图。例4.4 二进制乘法电路的逻辑框图如图例4.4（a）。输入量a1a0和b1b0为两个二进制数，输出量y3y2y1y0为两个二进制数的乘积。画出用与非门实现的电路。 图例4.4（a） 二位乘法器逻辑框图解：按组合逻辑电路的一般设计步骤。确定输入、输出量，列真值表，化简得到相应的表达式，最后画出逻辑电路图。根据乘法规则，得真值表如表例4.4。 表例4.4乘法电路真

32、值表 a1 a0 b1 b0 y3 y2 y1 y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 0 1 由真值表，画函数y3y0的卡诺图并

33、化简，得y3y0的逻辑表达式 与非门实现的电路如图例4.4（b） 图例4.4 （b）用与非门实现的乘法器逻辑电路例4.5 已知逻辑函数（1） 试用最少数目的与非门设计此电路，并画出相应的电路图；（2） 在用最少数目的与非门设计此电路时分析电路险象可能出现在什么时刻；（3） 若采用增加冗余项方法消除上述险象，电路应作何改动？画出改动后的电路图。解：（1）用与非门实现的逻辑电路按组合逻辑电路的设计过程，先画出的函数y的卡诺图，再根据要求门电路的种类将函数化简为相应的最简式，最后画逻辑电路图。函数y的卡诺图如图例4.5（a）。用与非门实现的电路如图例4.5（b） 图例4.5（a）函数y的卡诺图 图例

34、4.5（b）与非门实现的逻辑电路（2）电路险象出现时刻的分析判断电路是否存在现象以及现象出现的时刻的一种方法是通过函数卡诺图上画圈的情况来判定。若有相邻圈存在，则电路可能出现冒险现象，且通过相邻圈的位置可确定冒险现象出现的时刻。根据图例4.5（a）函数y的卡诺图分析，函数y尽管只有三个圈组成，却出现了三处相邻的情况，分别为圈和相邻圈和相邻圈和相邻于是电路在下述三种情况下都有可能出现冒险现象。 a=d=0，c=1，b变化时 a=b=1，d=0，c变化时 b=c=d=0，a变化时由以上分析可知，函数y如采用图例4.5（b）的方式实现时，有三种情况可能会在输出端出现冒险现象。（3）用冗余项消除险象

35、消除组合逻辑电路险象的方法有多种，而采用增加冗余项的方法则是其中的一种方法。增加冗余项肯定会使函数或电路变复杂，但引入冗余项消除险象可以提高电路的可靠性。通常冗余项的确定是在卡诺图上进行的，在卡诺图上出现险象的位置（即相邻圈相切的地方）增设冗余项。本例中，在图例4.5（a）所示的卡诺图中，在 圈和相邻圈和相邻圈和相邻的位置处，分别增设冗余项，这样电路在上述分析的三种情况下，在b，c，a变化时都不会有险象出现，因为在上述三种情况出现时，电路的输出y恒为高电平。 引入冗余项后的电路输出函数y的逻辑表达式为 图例4.5（c）所示电路即为引入冗余项后函数y的逻辑电路。 图例4.5（c）引入引入冗余项的

36、函数y的逻辑电路例4.6 8线-3线优先编码器74ls148组成电路如图例4.6所示。说明图例4.6电路的逻辑功能。 图例4.6 74ls148构成的逻辑电路解：分析此类电路首先要理解74ls148的逻辑功能表。图例电路中是两片74ls148的串联，芯片（）的端直接接地，端接芯片（）的端，表明芯片（）有更高的优先编码权。若芯片（）有编码信号输入，则芯片（）被封锁。只有当芯片（）无编码信号输入时，芯片（）的出现低电平，使芯片（）的，芯片（）才能实现编码。两个芯片每片有8个输入端，构成16个输入。从电路输出看，芯片（）的端接有反相器，只要芯片（）有编码信号（中只要有一个为0），则，输出。而两片的均

37、经由与非门变成的输出，和高位一起构成四位原码输出。由此可以看出该电路是8线-3先编码器扩展成的16线-4线优先编码器。例4.7 试利用3线-8线译码器74ls138设计一个多输出的组合逻辑电路。输出的逻辑函数式为 解：由3线-8线译码器的逻辑图可以看出，当控制端s=1时，若将a2、a1、a0作为三个输入逻辑变量，则8个输出端给出的就是这3个输入变量的全部最小项。利用附加的门电路将这些最小项适当地组合起来，可以产生任何形式的三变量逻辑函数。首先将给定的逻辑函数化为最小项之和的形式，得到 只要令74ls138的输入a2=a，a1=b，a0=c，则它的输出就是上式中的。由于这些最小项是以反函数形式给

38、出的，所以要把函数表达式变换为的函数形式 根据上式，只要在74ls138的输出端加四个与非门，即可实现所要求的逻辑函数。如图例4.7.图例4.7 用译码器和与非门实现的逻辑函数要点：对于n位二进制译码器，由于给出了n变量的全部最小项，因而用n变量二进制译码器和或门（译码器的输出委员函数）或者与非门（译码器的输出违反函数）就可以获得任何形式输入变量不大于n的逻辑函数。例4.8 8选1数据选择器74ls151组成图例4.8所示电路。分析电路功能，写出电路输出函数的逻辑表达式。 图例4.8 74ls151实现四变量逻辑函数解：根据8选1数据选择器的功能，在使能端，数据选择器的输出和的关系为 因此，若

39、将数据选择器的数据输入端和地址输入端视为逻辑变量，选择器的输出即为输入变量的函数。这样，用数据选择器可以实现各种逻辑函数。通常4选1数据选择器可以实现三变量函数，8选1数据选择器可以实现四变量逻辑函数。根据图例4.8所示电路，函数y应为 43习题选解题4.1（略）题4.2（略）题4.3试分析题图（a）、（b）、（c）所示电路的逻辑功能。题4.3 图解：对逻辑电路的分析方法基本上是一样的。先写出逻辑表达式并化简，由化简后的逻辑表达式得出真值表。通过真值表上反映的输入、输出关系进一步推出电路的功能。（a）由逻辑电路图可写出输出变量的逻辑表达式为 本题所得的表达式非常简单，可以看出该逻辑电路实现“与”的功能。（b）由逻辑电路图可写出输出变量的逻辑表达式为（c）由逻辑电路图可写出输出变量的逻辑表达式为 由逻辑表达式得真值表如表题4.1（c）。 表题4.3（c）真值表 a b l 0 0 0 1 1 0 1 1 1 0 0 1由真值表可以看出，a、b相同时，输出l为1，a、b不同时输出为0。所以该电路是一个两个一位二进制数的比较器。题4.4设a、b、c、d是一个8421bc