ARM微处理器硬件架构!_第1页
ARM微处理器硬件架构!_第2页
ARM微处理器硬件架构!_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、ARM 微处理器硬件架构ARM 微处理器硬件架构目的是为了冯诺依曼结构则是程序空间和数据空间不独立的结构 哈佛结构是指程序和数据空间独立的体系结构 , 减轻程序运行时的 访存瓶颈。典型 PC 机 -冯诺依曼架构冯 诺依曼体系的特点1）数据与指令都存储在存储器中2）被大多数计算机所采用3）ARM7 冯诺依曼体系 哈佛体系架构哈佛体系结构的特点1) 程序存储器与数据存储器分开2) 提供了较大的数存储器带宽3) 适合于数字信号处理4) 大多数 DSP 都是哈佛结构5) ARM9 是哈佛结构CISC ：复杂指令集( Complex Instruction Set Computer ) 具有大量的指令和

2、寻址方式8/2 原则： 80% 的程序只使用 20%的指令 大多数程序只使用少量的指令就能够运行RISC ：精简指令集( Reduced Instruction Set Computer) 在通道中只包含最有用的指令 确保数据通道快速执行每一条指令 使 CPU 硬件结构设计变得更为简单 流水线技术： 几个指令可以并行执行 提高了 CPU 的运行效率 内部信息流要求通畅流动 为增加处理器指令流的速度， ARM7 系列使用 3 级流水线 . 允许多个操作同时处理，而非顺序执行。注， PC 指向正被取指的指令，而非正在执行的指令 ARM 处理器内核流水线超标量执行超标量 CPU 采用多条流水线结构。

3、超标量体系结构描述一种微处理器设计，它能够在一个时钟 周期执行多个指令。在超标量体系结构设计中，处理器或指 令编译器能够判断指令能独立于其它顺序指令而执行，还是 依赖于另一指令，必须跟其按顺序执行。处理器然后使用多 个执行单元同时执行两个或更多独立指令。超标量体系结构 设计有时称 第二代 RISC 。 高速缓存( CACHE )1、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速 缓存可以提高内存的平均性能。2、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分 主存内容的拷贝。总线和总线桥存储器系统RAM ：随机存取存储器SRAM ：静态随机存储器DRAM ：动态随机存储器1) SRAM 比 DRAM 快2) SRAM 比 DRAM 耗电多3) DRAM

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论