n阱CMOS芯片的设计

1、0职称:2015.*-*微电子技术综合实践设计报告学生姓名：指导教师姓名:起止时间：成绩:题目_ 院系： 专业班级 学生学号n阱CMOS芯片的设计自动化与信息工程学院微电1221XrA#JXrA#J UNIVtASrITVUNIVtASrITV QFQF TECHPxJOLOGVTECHPxJOLOGV2五.2.2.2.2.2.3 .3 .4 .5 .5 .5 14141516 .17 .18 .19 .19 .19 .19 .20 .20 .24 .25八.七.附：光刻掩膜版图纸四.设计指标要求.1任务 .2.特性指标要求.3.结构参数参考值.4设计内容 .MOS器件特性分析 .1.NM0S

2、的参数设计与计算 .2. PMOS的参数设计与计算.工艺流程分析.1.工艺流程框图2具体工艺流程分析 .掺杂工艺参数计算 .1.形成N阱的工艺参数计算.2. NM0S源漏区掺杂的工艺方法和工艺条件3. PM0S源漏区掺杂的工艺方法和工艺条件4.氧化层厚度的计算及验证 .5.生长多晶硅栅膜 .6.生长垫氧化层 .7.生长场氧 .8.生长栅氧化层 .9.氮化硅 .10磷硅玻璃 .工艺实施方案 .总结 .参考文献 .设计指标要求1任务：n阱CMOS芯片制作工艺设计32.特性指标要求:n沟多晶硅栅MOSFET:阈值电压VTn=0.5V,漏极饱和电流IDsat 1mA,漏源饱和电压 VDsatW 3V，

3、漏源击穿电压 BVDS=35V,栅源击穿电压BVGS 20V, 跨导gm2mS,截止频率fmax 3GHz （迁移率 取600cm2/V s）p沟多晶硅栅MOSFET :阈值电压VTP= -1V,漏极饱和电流IDsat 1mA,漏 源饱和电压V Dsat 20V,跨 导 gm 0.5mS截止频率 fmax 1GHz （迁移率 pp取 220cm2/V s）3.结构参数参考值:P型硅衬底的电阻率为50 dem;n阱CMOS芯片的n阱掺杂后的方块电阻为69g/J结深为56Am; pMOS管的源、漏区掺杂后的表面浓度 1x1020cm-3，结深为0.30.5Lm； nMOS管的源、漏区掺杂后的表面浓

4、度 1x1020cm-3，结深为0.3-0.哄m；场氧化层厚度为1衍；垫氧化层厚度约为600 ?;栅氧化层厚度为400 ?；氮化硅膜厚约为1000 ?;多晶硅栅厚度为4000 5000 ?。4.设计内容（1） MOS管的器件特性参数设计计算;（2） n阱CMOS芯片制作的工艺实施方案（包括所设计的结构参数、制作工 艺流程、方法、条件及预期的结果）；（3）薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层 或掩蔽氧化膜等的工艺方法和工艺条件（要求给出具体温度、时间或流量、速 度等），并进行结深或掩蔽有效性的验证。4由截止频率I DSAT_ WnCOX (VGS _VT) 1mA，2L

5、N阱CMO管的器件特性设计1、NMO管参数设计与计算:由栅源击穿电压 BVGS，击穿电场强度 EB和栅极厚度tox三者关系得:BVGS = EBXfmax,与电子迁移率Un,沟道长度L的计算关系公式:得L 3. 60。L又由跨导的计算公式:得t oxBWsEB206咒106 VCm = 334?并且由电容关系式子可得则Cox 3GHz5综上所述可得W L10. 79。WnCOXCVGS可得 W 10. 79。6漏源击穿电压与禁带宽度 Eg和掺杂浓度NB的经验计算公式:BVDS =6q%1)3/2(N%3/16 P34阈值电压与反型层，栅氧化层电荷量，费米势gp，功函数差*msVTN =(|Q

6、SD(max) 1 -Qss)toxox+ 2%+ *ms4% 1/有 QSD(max) eN AxdT , xdT() 2 , fpKTeNAe 译)小1“又 BVDS =qNA2S L其中，EB =6X 106 VCm ,BWs20V所以tox =BVGs20EB6咒106 Vcm334?,并得出掺杂浓度NB =470 x1015NA =4X1016，发现当 NA = 4 1016cm3 时VTN = 0.5V 符合要求,得 L 1.064m。综上所得故取L = 2um, WL = 12, W = 24um2、PMOS管参数设计与计算:由栅源击穿电压 BV GS，击穿电场强度EB和栅极厚度

7、tox三者关系BVGS = EBtox ,且由电容关系式子可得Cox10 一7由截止频率fmax,与电子迁移率Un,沟道长度L的计算关系公式:max=气(VGS -VT)2iL2 1GHz78I Dsat 1mA故可得宽长比:lD(sat)=W PCox2L2(VGS -VT )9. 81。cI D 0.5ms可得宽长比：WL7. 3551综上所述可得WL9. 81漏源击穿电压与禁带宽度 Eg和掺杂浓度NB的经验计算公式:BVDS =60(Eg/1)3/2(取PMOS寸底浓度为fn4)eriiQsD(max)= eND xd-reNDL 3. 24Am，再由漏极饱和电流iDsat与宽长比，以及

8、电容的关系:又由跨导的计算公式:得出掺杂浓度NB =4.70 x1015阈值电压与反型层，栅氧化层电荷量，费米势 *fn ,功函数差*msVT =-( I QsD(max) | +Qss)亠-2% + ms4. 7 X 1015cm3查出功函数差与掺杂浓度的关系可知：*ms = 1. V，取NA发现当NA = 5. 5天106cm3时；VT -1/符合要求又316)4，Qss =qQss = 1-6x10 一89BVDS=呱2s衬底制备初始氧化N阱区光刻阱区注入氮化硅淀积光刻多晶硅光刻N沟MOS管注入N沟MOS管形成源漏区光刻P沟MOS管淀积钝化层JH.JH.光刻压焊孔可知L，借9讪因为Un

9、= 2. 7Up ,为了保持电流连续性，一般取PMOS勺宽长比为NMOS勺2倍故取L = 2um, WL = 24, W = 48um三.工艺流程分析多晶硅“栅区二氧化硅、-q-q场区-光刻淀积-氧化氮化硅去除氧化有源区铝淀积光刻引线孔光 刻屮PSG淀积注入P沟MOS管形成源漏 区1.衬底制备：10CMOS集成电路通常制造在尽可能轻掺杂硼的 P型（100）衬底上以减小衬底电阻，电阻率50Q - cm。采用（100）晶向衬底是因为MOSFET工作电流为表面多子漂移电流，所以与载流子的表面迁移率有关，（100）的界面态密度最低，其表面迁移率最高，使得 MOSFET可以有高的工作电流。P衬底2.初始

10、氧化：N阱区掩蔽氧化介质膜的厚度取决于注入和退火的掩蔽需要。采用干氧湿氧-干氧的方法。干氧氧化层结构致密，与光刻胶粘附性好，光刻质量好。湿 氧来生长氧化层。氧化机理：高温下，氧气与硅接触，氧气分子与其表面的硅原子反应生成SiO2起始层。由于起始氧化层会阻碍氧分子与Si表面的直接接触，其后的继续氧化是负氧离子扩散穿过已生成的SiO2向Si侧运动，到达SiO2-Si界面进行反应，使氧化层加厚。P衬底3.阱区光刻:采用典型的常规湿法光刻工艺，包括涂胶、前烘，曝光，显影、坚膜，腐 蚀，去胶；阱区光刻的工作目的是光刻出 N阱区注入窗口。氧化层的刻蚀用HF11与SiO2反应。1 11 11 11 11 1

11、riri1 11 1111111111 1 1 1 1 1 1 1 1 1 11111111 1 1 11111111二氧化硅HF -二氧化硅-P衬底3.N阱注入:N阱注入是该N阱硅栅COMS集成电路制造工艺流程序列中的第一次注入掺杂。工艺要求是形成N阱区。V1N阱P衬底5扩散，达到N阱所需阱深。6.剥离阱区氧化层形成N阱。7.生长SiO2,消除Si-Si3N4界面应力，第二次氧化。129.有源区光刻：第二次光刻。分别采用热fPO和 HF刻蚀 Si3N和 Si02。MOS集成电8.LPCVD制Si3N4介质层。氨化反应，反应剂：硅烷SiH4/二氯二氢硅SiH2CI2/四氯化硅SiCI4和氨气.

12、P衬底10.场区氧化:有源区以外统称为场区，金属连线主要分布在场区。MOS晶体管之间就是靠场区的厚氧化层隔离。由于场区和有源区的氧化层厚度差别较大，为了避免过 大的氧化层台阶影响硅片的平整度，进而影响金属连线的可靠性, 路中采用硅的局部氧化方法即 LOCOST艺形成厚的场氧化层。场区氧化采用湿氧氧化，氧气系统中含有氧气和一定量的水汽。兼有干氧和水汽两种氧化的共 同特点，氧化速度和质量介于两者之间。13SiO2 层P衬底11.光刻法去除氮化硅和SiO2, ,第三次光刻。刻蚀后注入 B调整阈值电压。P衬底12.栅氧化：采用干氧氧化。氧化层结构致密，氧化速度慢；均匀、重复性好; 表面的硅氧烷与光刻胶

13、粘附性良好，光刻质量好。作为CMOS中的绝缘层，用来把CMOS栅极与下方源极、漏极以及源漏极 间导电沟道隔离开来的氧化介质层。栅氧化层-V14P衬底13.淀积多晶硅（CVD多晶硅薄膜工艺，硅烷两步分解）：目前MOS晶体管大多采用高掺杂的多晶硅作为栅电极，简称为硅栅。硅栅工艺也叫做自对准工艺。因为多晶硅耐高温，可以经受离子注人后的退火激活 温度，所以硅栅工艺是先制作好硅栅，然后以栅极图形为掩蔽进行注人，在栅 极两侧形成源、漏区，实现了源-栅-漏自对准。14.光刻多晶硅，第四次光刻，形成 P沟MOS管和N沟MOS管的多晶硅，形成欧姆接触。15.光刻N沟MOST区域胶膜，第五次光刻。16.在N沟MO

14、S管区域注入磷，形成 MOS管源区、漏区。为了有效的防止短沟道效应，在集成电路制造工艺中引入了轻掺杂漏工艺（LDD），当然这一步的作用不止于此，大质量材料和表面非晶态的结合形 成的浅结有助于减少源漏间的沟道漏电流效应。 同时LDD也是集成电路制造的 基本步骤。为了防止大剂量的源漏注入过于接近沟道从而导致沟道过短甚至源漏连通，在CMOS的LDD注入之后要在多晶硅栅的两侧形成侧墙。侧墙的形成主要有两步：1.在薄膜区利用化学气相淀积设备淀积一层二氧化硅。2.然后利15用干法刻蚀工艺刻掉这层二氧化硅。由于所用的各向异性，刻蚀工具使用离子 溅射掉了绝大部分的二氧化硅，当多晶硅露出来之后即可停止反刻，但这

15、时并 不是所有的二氧化硅都除去了，多晶硅的侧墙上保留了一部分二氧化硅。这一 步是不需要掩膜的。17.光刻P沟MOS管区域胶膜，第六次光刻。1620.引线孔光刻，第七次光刻。刃？m占I5S.STP衬底18.在P沟MOS管区域注入硼，形成 P沟MOS管源区、漏区。B+19.淀积磷硅玻璃N阱I1721.真空蒸铝（PVD）22.反刻铝23.淀积钝化保护层Al钝化保护层r rI多晶硅 亠1 ;场氧 rJrJ -J PSG-N阱广： 栅氧化层、jP衬底24.压焊:集成电路芯片的引出端压点（pad）暴露出来，以便在芯片封装时使芯片上的压点和管壳的相应管脚（pin）连接起来。18iRpCMAX2 JM1M 2

16、 -3 M10mi n=150nm421五.工艺实施方案工艺目的设计目标结工艺方法工艺条件构参数衬底为n阱形成提供掩为磷提供扩散窗口注入形成n电阻率500 cm晶向（100）厚度1.178AmR=690fm干氧一湿氧一干氧普通曝光离子注入P+干氧 1200度，30min湿氧 1200度，120min干氧1200度30min正胶E =80KeVQo =4.117X1019cm；422235退达到n阱所结深：有限表面T =950C火需深度5.65Am 方源扩散t =2.5h推块电阻：进6900 / 作为氮化干氧氧化6次硅膜的缓膜厚600?T =1200 C氧冲层t= 9min化1 17氮作为光刻膜

17、厚1000?LP CVDT =750C化有源区的t=18min硅掩蔽膜膜淀积1 18二二二为磷扩散光刻有源正胶次提供窗口区光刻9场氧利用氮化硅的掩蔽，在没有氮 化硅、经 P子注入的区域 生成一层厚度lMm湿氧氧化T =1200 C95C水温。2410次场区氧化层除N阱中有源区的氮普通曝光负胶光化硅和二刻氧化硅层11离调整阈值+注入B子电压注入栅形成栅极厚度400?干氧12T =1200 C极氧化层氧t =6min化 ，d Q多淀积多晶厚度4000?LP CVDT=600C13晶硅层t =40 min硅淀积14四形成NMOS普通曝光正胶14次和PMOS多光晶硅栅刻五光刻出15次NMOS有 源光区

18、的扩散刻,窗口16离形成NMOS;表面浓度注入P+E =130 150KeV子有源漏区onon_Q注1X10cmQo =1.52X1019cm入结深25171八次光刻光刻出 PMOS有源 区的扩散 窗口0.3m普通曝光正胶-1-1 Q Q离形成PMOS表面浓度注入B+E =52 57 KeV18子有源漏区193注1xl020cmQ0 =1.57x10cm-入结深0.34m淀保护LP CVD19T = 600 C积磷t =10mi n硅玻璃，20七刻金属化普通曝光正胶20次的接触孔光刻21f f f f 烝淀积Al-Si溅射负胶2 1铝、合金，并形反成集成电刻路的最后铝互连钝起保护作淀积22化用

19、层八刻压焊孔负胶23次掩膜版光刻26为期两周的课程设计即将结束，在这次的课程设计中不仅检验了我所学习 的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一 件事情。在设计过程中，与同学分工设计，和同学们相互探讨，相互学习，相互监督。学会了合作，学会了宽容，学会了理解，也学会了做人与处世，更明 白了团队协作的重要。我认为我们的工作是一个团队的工作，团队需要个人, 个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致整项 工作的失败。通过此次课程设计让我明白只有一个人知道原理是远远不够的， 必须让每个人都知道，否则一个人的错误，就有可能导致整个工作失败。团结协 作是我们

20、成功的一项非常重要的保证。而这次课程设计也正好锻炼我们这一点, 这也是非常宝贵的。在今后社会的发展和学习实践过程中，也为自己能很快的适应团队和适应新项目积累宝贵经验！这是一次简单的尝试，总算我们组根据 不同人的分工都能使工作顺利进行下去，非常感谢团队之间其他人的付出。对 我而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历 是一份拥有。这次课程设计必将成为我人生旅途上一个非常美好的回忆课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会， 从事职业工作前一个必不少的过程.”千里之行始于足下”，通过这次课程设计, 我深深体会到这句千古名言的真正含义.我今天认真的进行课程设计，学会脚 踏实地迈开这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础.通过这次课程设计，本人在多方面都有所提高。在设计过程中虽然遇到了一些 问题