基于国产龙芯GS32I的小系统的硬件设计概要

1、基于国产龙芯 GS32I 的小系统的硬件设 计 摘要针对目前在嵌入式领域使用国产芯片比较少的现状，简要介绍了国产 32 位 处理器龙芯2号GS32I的工作原理，着重从硬件方面介绍了其接口的扩展方法 和扩展信号的定义，同时给出了基于 GS321小系统的硬件设计方案。关键词嵌 入式系统、GS32I、接口、龙芯一引言目前，嵌入式系统已经渗透到各个领 域：工业控制，军事国防，消费类电子产品，网络通信等，但大部分领域的应 用都是基于国外各大厂商的嵌入式处理器。在嵌入式领域使用国产芯片， 摘要 针对目前在嵌入式领域使用国产芯片比较少的现状，简要介绍了国 产32位处理器龙芯2号GS32I的工作原理，着重从硬

2、件方面介绍了其接口的扩 展方法和扩展信号的定义，同时给出了基于 GS32I小系统的硬件设计方案。 关键词嵌入式系统、 GS32I、接口、龙芯 引言 目前，嵌入式系统已经渗透到各个领域：工业控制，军事国防，消费类电子产 品，网络通信等，但大部分领域的应用都是基于国外各大厂商的嵌入式处理 器。在嵌入式领域使用国产芯片，走国产化道路已经成为一个迫切需要解决的 问题。目前国内的芯片主要有星光 系列、汉芯系列、神威系列、青鸟嵌入式芯 片、方舟系列、龙芯系列等，这些芯片各有自己的特点。 本设计采用了龙芯系列的 GS32I SoC处理器，探讨并设计如何构造一个小型嵌 入式硬件系统，同时兼顾科研与应用两方面的

3、要求，在该平台的基础上可以连 接各种外设进行嵌入式算法的实验。该系统经简单修改能方便地应用在军事、 工业控制、数据采集等领域。 二 芯片简介 目前龙芯系列微处理器有龙芯 1号，龙芯 2号微处理器。龙芯 2号集成了桥芯 片，采用分离的 32位地址/数据总线，因此本设计采用基于龙芯 2号的 GS32I SoC处理器。 GS32I高集成系统设备，提供了高带宽的存储总线，一个 100/125MHz SDRA控 制器和一个SRAMFIash EPRO控制器；48个GPI0口，其中22个专用，可以多 路复用，以便在需要的时候能提供额外的功能； 33/66MHZ 32位PCI控制器 （兼容PCI2.2）;两

4、个10/100M以太网控制器；通用串行总线（USB主机及 装置控制器，两个通用异步收发器，一个 AC97控制器，一个PCMCIA空制器。 GS32I处理器内部还实现了与 MIPS32兼容的基于TLB的虚拟地址转换单元、例 外机制、中断机制、指令控制、时钟产生等功能。 GS32I提供了强健的电源管 理，有空闲和睡眠两种省电模式，还提供有 EJTAG接 口，用于系统连续检查。 小系统的设计 GS32I总线采用系统总线（SBUS与存储器和外部设备通信。SBUS是 GS32I处 理器内部的 36位物理地址和 32位数据地址总线。需要高带宽或者需要离 CPU 近的设备连到SBUS总线，包括存储器控制器（

5、SDRAM FLASH/SRAM、32位 PCI总线接口控制器、DMA空制器、USB1.1控制器和以太网控制器。不需要高 带宽连接的设备均连至片上外部总线 PBUS外部总线的频率始终是系统总线 （SBUS频率的一半。PBUSS备包括电源控制单元、中断控制器、时钟 定时器、 通用I/O、UART AC97控制器。 1 系统总体设计 小系统硬件功能框图如图 1 所示： 图 1 总体框图 系统设计包括CPU启动和复位电路以及外部I/O设备的地址扩展； 包括FLASH 和SRAM在内的存储系统的设计；RS232串口；用于人机交互的44小键 盘和4位LED数码管，另外还提供了八路 开关量的输入/输出、A

6、/D和D/A转换 器以及用来实验和测试的EJTAG接口等。 2. 系统的启动与复位 龙芯GS32I支持16位和32位启动。管脚 ROMSE和 ROMSIZ的状态决定了 CPU 启动ROM勺宽度和类型，此表如下所示： 表 1: 基于系统国产化的需求，使用免费开放源代码的 Linux 操作系统便于实现国产 化。为了方便其嵌入，本系统设置为 32位FLASH启动，即把ROMSE和 ROMSIZ都置为低电平。启动时，若 ROMSE为低电平，贝U RCSO#缺省设置为有 效，并且对 OxO仆COOOO使能，CPU从物理地址 OxO仆CO 0000地址开始执行 程序。因此，FLASH或ROM勺起始地址应该

7、通过 RCS0映射到此处。系统复位模 块提供GS32I处理器的硬件复位和软复位。当管脚 VDDXO和RESETP都有正电 平跳变时，硬件复位有效，这一般在系统加电时产生。 若电源供电正常，且 VDDXO保持，当RESETP发生正电平跳变时，软件复位有 效。这种复位对一些寄存器，特别是系统控制块寄存器没有影响。复位芯片采 用可监视供电电源的低功耗芯片 MAX811S,U电路原理如下图所示： 图2 RESET电路 3. 存储系统的设计 GS32I提供了高带宽的存储总线，一个 100/125MHZ SDRA控制器和一个 SRAM/Flash EPRO控制器。SRAM/Flash EPRO控制器可以支

8、持 FLASH、 SRAM LCD PCMCIA和外部I/O设备等。 针对存储容量要求比较低的小型嵌入式系统，SRA股计为16M bit，FLASH设 计为64M bit，已能够满足应用需求。SRAM/Flash EPROI控制器有四个可编程 的片选信号 RCS0於 RCS3# 本文将 RCSO, RCS1用于 FLASH和 SRAM RCS2用 做对外部 I/O 设备的地址扩展。 本设计采用了 2片In tel公司的28F320C3 FLASH作为系统ROM，存放操作 系统和用户应用程序；两片ISSI公司的IS61LV51216 SRAM作为系统RAM 区，存放系统数据和用户数据。其中 RC

9、S0用于FLASH勺片选信号，与FLASH 的CS#!接，RCS1用于SRAM勺片选信号。关于存储器的硬件设计示意图如图 所示： 图 3 存储系统的硬件设计示意图 FLASH接口设计及相关寄存器的设计 28F320C3 FLASH勺存储容量为 2MX 16 bit。由于 SRAM/Flash EPROI控制器设 置为32位总线宽度，使用两片28F320C3 FLASHT展为32位总线宽度，地址线 连接至GS32I地址总线的RAD2RAD22每次读取四个字节；GS32I复位后起 始地址是0 x0仆C0 0000，FLASH的地址被装载到此处，每个片选信号的地址 映射范围是通过设置片选地址寄存器

10、mem_staddr0来实现的，片选地址寄存器 mem_staddr0的格式如下所示： 当E位置为1并且满足条件“(physical_addr& ampCSMASK)=CSBA时，片选 信号将变为有效。 physical_addr 是内部系统总线作为输出的实际的 36位物理 地址，CSBA用来指定这个片选信号的物理基地址的 31: 18位，CMAS用来指定 CSBA勺哪些位被用来译码片选信号。 CSBA勺高四位，也就是35: 32位由 mem_stcfg0寄存器的DTY域来决定。本系统中， mem_stcfg0寄存器的DTY域设 置为3,则对应的高四位 35: 32位的值为0000B, CSB

11、AS置为0 x07F0, CMASK 设置为0 x3FF0这样FLASH的地址就被映射到 0 x0 1FC0 0000 0 x0 1 FFFFFFF FLASH最快读取速度为70ns, CPU系统总线周期为10ns (100MHZ，因此在读 取FLASH时需要插入等待状态，通过设置静态时序寄存器 mem_sttime0来插入 等待周期。静态时序寄存器 mem_sttime0的格式为： Ta域为数据有效时片选信号要求插入的周期数，考虑到系统的稳定性，根据 FLASH的读取参数，插入7个等待周期，因此Ta域设置为7。Ta域默认值为 29,在选取启动ROMS片时，若芯片读取参数需要插入的等待周期超过

12、29,则 这种芯片不可用。 Tcsh 域用来指定在两次访问期间片选信号保持的时钟周期 数，这里设置为 0。 SRAM接 口设计及相关寄存器的设计 SRAM勺存储容量设计为512KX 32位，可使用两片IS61LV51216SRAM (512KX 16)通过位扩展实现。将 RCS1连接至U SRAM勺片选信号CS#t，地址 线连接至GS32I地址总线的RAD2- RAD20地址范围是通过设置片选地址寄存 器mem_staddr1来映射的，设置方法与 mem_staddrO的实现相同。 SRAM时序与CPU勺配合是通过设置静态时序寄存器 mem_sttime1来完成的， mem_sttime1的格

13、式与的mem_sttimeO相同。IS61LV51216 SRAM的读写速度最 快为10ns,片选信号RCS1插入一个等待周期，Ta域设置为1, Tcsh域设置为 0。对于SRAM勺写入，与其相关的域有Twcs,用来指定写脉冲RWE后片选信号 RCS1保持的时钟周期数，Tcsw用来指定片选信号RCS1有效后的几个时钟周 期插入RWE，Twp用来指定RWE持续的时钟周期数。根据 SRAM勺参数和SRAM 的读写时序，本设计中，Twcs, Twp都设置为0, Tcsw设置为0000b,这样使 SRAMf CPU勺时序能够配合且保证系统的稳定性。设置完成后，SRAM勺读写时 序如下图所示： 图4SR

14、AM读写时序图 4其他外部设备的设计 GS32I处理器提供48个GPIO口，其中22个专用，48个GPIO中的32个由主 GPIO块控制，另外16个是次级GPIO口。每个GPIO口可以被配置作为输入或 输出，并且能够连接至内部中断控制器对输入的信号产生一个中断。本设计中 采用GPIO管脚作为外设的数据信号和控制信号。 (1) 串口的设计 RS232收发器使用MAXIM公司的MAX3232采用最简单的三线制接法，即地、接 收数据和发送数据三脚相连，原理图如下所示： 图 5 串口电路原理图 (2) 键盘驱动和数码显示驱动 4X4键盘和四位LED显示用于人机交互。4X4小键盘采用专用的键盘译码芯片

15、74C922,中断方式连接，通过 GPIO1触发中断。显示模块是四位共阴极 LED七 段数码管，段码通过共阴极数码管驱动器 74LS248驱动，位码用74LS373寄存 器送数据。这个设计比较简单，限于篇幅，略去原理图。 (3) A/D和D/A转换模块的设计 A/D和D/A使用封装小，功耗低，且能满足高速采样系统的串行转换器，这样 适合嵌入式系统的要求。串行 A/D和D/A转换器发送与接收数据是通过 GS32I 的GPIO口来实现的。本设计中用次级 GPIO口作为串行数据的输入输出，主 GPIO产生中断。 A/D转换器使用的是AD公司的高速12位A/D转换器AD7896 转换速率为 100kH

16、z，单电源供电（2.7V5.5V ）。首先通过八选一开关 74HC4351 俞入模拟 量，通过GPIO口 GPIO2O2! CVRT#W为低电平，开始模数转换。由于 CVRT信 号要求至少保持40ns,所以GPIO2O通过74LS123展宽为40ns后再输入至 CVRT#转换完成后，通过 GPIO0信号触发中断，CPU!过GPIO口的GPIO201 串行接收数据，整个转换周期只需 10us。 D/A转换器采用12位数模转换器AD8300 GS32I通过GPIO口串行发送数据到 AD8300由于AD8300接收12位数据要求CS#i少保持720ns,所以提供片选的 GPIO207通过74LS12

17、3后再接至AD8300的CS/端。数据发送完成后，通过 GPIO 口 GPIO206发送一个信号到AD8300的LD#,把串行输入寄存器的数据送到 AD8300的 DAC寄存器，开始进行数模转换。 此外，GS32I根据MIPS EJTAG 2.5规范实现了 EJTAG并提供其外部接口。从 而实现调试和执行调试能力的软硬件子系统。 四 . 结束语 对于使用国产芯片开发嵌入式产品的研究在我国还是刚刚起步，可以借鉴的开 发资料和经验还不多见，希望本文所介绍的基于龙芯GS32I小系统的硬件设计 可以对使用国产芯片进行嵌入式研究的人员具有一定的参考价值。 本文作者的创新点：使用龙芯 GS32I自行设计了嵌入式开发板，选择嵌入式