电大本科计算机组成原理期末考试复习题库

1、二、判断题： 判断下列说法是否正确，并说明理由。 1只有定点数运算才可能溢出，浮点数运算不会产生溢出。（ X ）2间接寻址是指指令中间接给出操作数地址。（ V）3程序计数器的位数取决于指令字长，指令寄存器的位数取决于机器字长。（X ）4 半导体RAM言息可读可写，且断电后仍能保持记忆。（X ）5. DMA专送方式时，DMA控制器每传送一个数据就窃取一一个指令周期。（X ）1 两个补码数相加，只有在最高位都是I时有可能产生溢出。（X ）2相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和。（ V ）3 指令是程序设计人员与计算机系统沟通的媒介；微指令是计算机指令和硬件电路建立联 系的

2、媒介。 （ V ）4半导体ROM是非易失性的，断电后仍然能保持记忆。（ V ）5.在统一编址方式下，CPU访问I /O端口时必须使用专用的I /0指令。（X ）1. ASCII编码是一种汉字字符编码；X2一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；X3在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；X4 只有定点数运算才可能溢出，浮点数运算不会产生溢出。X1 变址寻址需要在指令中提供一个寄存器编号和一个数值。V2. 计算机的指令越多，功能越强越好。X3 程序计数器PC主要用于解决指令的执行次序。V4微程序控制器的运行速度一般要比硬连线控制器更快。X1 CPU访问存储

3、器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的 时间越长。 X2. 引入虚拟存储系统的目的，是为了加快外存的存取速度。X3. 按主机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。V4. DMA控制器通过中断向 CPU发DMA青求信号。V一、填空题（把正确的答案写进括号内。每空 1 分，共 30 分）1 计算机系统由硬件系统和软件系统构成，计算机硬件由（运算器）、（控制器卜（存储器）、输入设备和输出设备等五部分组成。2运算器是计算机进行数据处理的部件，主要具有算术运算和（逻辑运算）的处理功能。运算器主要由算术逻辑单元 （ALU）、 （累加器）、 （各种通用寄存

4、器 ）和若干控制电路组成。3. 执行一条指令，要经过（读取指令）,（分析指令）和（执行指令）所规定的处理功能三个 阶段完成，控制器还要保证能按程序中设定的指令运行次序，自动地连续执行指令序列。；运算速度的单位是 MIPS，部分和 （小数） 部分，1. 主频是计算机的一个重要指标，它的单位是（MH2）也就是 （每秒百万指令数 ）。2 十进制到二进制的转换，通常要区分数的（整数）并分别按 （除 2 取余数 ） 和 （乘 2 取整数 ） 部分两种不同的方法来完成。3寻址方式要解决的问题是如何在指令巾表示一个操作数的地址，如何用这种表示得 到操作数、 或怎样计算出操作数的地址。 表示在指令中的操作数地

5、址通常被称为（形式地址） ；用这种形式地址并结合某些规则，可以计算出操作数在存储器中的存储单元地址， 这地址被称为数据的（物理（有效）地址）4 .三级不同的存储器，是用读写速度不同、存储容量不同、运行原理不同、管理使用（静态存储器芯片）实现，上存储器使用（动态存储器芯片）实现，而虚拟存储器则使用（快方法也不尽相同的不同存储器介质实现的。高速缓冲存储器使用速磁盘设备）上的一片存储区。5 在计算机主机和I / O设备之间，可以采用不同的控制方式进行数据传送。通常分 为以下五种方式，即（程序直接控制方式）、（程序中断传送方式）、（直接存储器存取方式）、（I / O通道控制方式）和 （外围处理机方式）

6、。1 计算机字长一般指的是（总线宽度）据总线宽度）。2. 任何进位计数制都包含两个基本要素，即 数中，基数为 （8） ，第i位上的位权是，所谓n比特的CPU，其中的n是指（数（基数） 和（位权）。在8进制计（8i）。3. 当前流行的计算机系统中，广泛采用由三种运行原理不同、性能差异很大的存储介 质，来分别构建（高速缓冲存储器）、（主存储器）和（虚拟存储器），再将它们组成通过计算机硬软件统一管理与调度的三级结构的存储器系统。4. 计算机输入输出子系统，通常由（计算机总线）、（输入输出接口） 和 （输入输出设备）等3个层次的逻辑部件和设备共同组成，（计算机总线）用于连接计算机的各个部件为一体，构成

7、完整的整机系统，在这些部件之间实现信息的相互沟通与传送。5可以从不同的角度对打印机进行分类。从（印字方式） 的角度来分，可以把打印机分成击打式和非击打式， 击打式打印机又被分为（点阵式） 和 （活字式） 两种。非击打式打印机是通过（静电）和（喷墨）等非机械撞击方式完成在纸上着色。2. X=-0. 1001X.=KI =.L-x1L Y=0.0101Y.=Y二-YfrY-X.=Fr12答案：1. (010101) 2(25)（尊）品2. X=(11001)刃(1 0111)-Xn= (01001)Y.=(00101)(0 0101)E-Yn= (11011Y-X=(0 1110)a3在一个二进制

8、编码的系统中，如果每个数据同一位上的符号“1”都代表确定的值，则该编码系统属于 有权码 ，该值被称为这个数位的位权，计算一个数据表示的十进制的值时，可以通过把该数据的所有取值为1数位的位权 累加求和来完成。4计算定点小数补码一位除时，是用被除数和除数的补码表示直接计算商的补码表示的结果。求得每位商的依据，是比较被除数和中间步骤的差与除数的 绝对值的大小，其规则是：（1） 开始时，当被除数与除数同号，用减运算求第一位商，当被除数与除数异号，用加运算求第一位商；（2） 当计算的结果与除数 （同号），该位商为1，求下一位商时要用（减）运算完成，结果与除数（异号）时，该位商为0,求下一位商时要用（加）

9、运算完成；（3）对运算的结果左移一位写回开始时存放（被除数） 的累加器，对存放商的寄存器的内容也同时 （左移） 一位。接下来开始求下一位商。（4）用此办法计算，如果结果不溢出，商的符号和数值位是用相同的办法计算出来的，严 格他说，此时求出的商是（反） 码表示的结果，对正的商，也就是补码表示，对负的商，应该再在最低位（加 1） 后才是真正的补码表示的商；为了简单，也可以不去区分商的符号，商的最低位不再经过计算得到，而是恒置为（ 1）。5在计算机系统中，地址总线的位数决定了内存储器（最大的可寻址） 空间，数据总线的位数与它的工作频率的乘积 （正比于）该总线最大的输入输出能力。6.使用阵列磁盘可以比

10、较容易地增加磁盘系统的（存储容量），提高磁盘系统的读写速度，能方便地实现磁盘系统的（容错） 功能。一、选择题 （每小题 3 分，共 30 分 )1.下列数中最小的数是 （C ) .A . (1O1001)2 ：B . (52)8C. (00101001)BCDD . (233)162. 1946 年研制成功的第一台计算机称为，1949 年研制成功的第一台程序内存的计算机称为。 （ B)A. EDVAC， MARKIB ENIAC ， EDSACCENIAC ，MARKID ENIAC ，UNIV ACI3冯 .诺依曼机工作方式的基本特点是 （ A ）。A 多指令流单数据流B 按地址访问并顺序执

11、行指令c 堆栈操作D 存储器按内部选择地址4两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同时（C ） 。A 有可能产生溢出 B 会产生溢出C 一定不会产生溢出 D 不一定会产生溢出5在指令的寻址方式中，寄存器寻址，操作数在（ AB ） 中，指令中的操作数是 （）。A 通用寄存器B ，寄存器编号C 内存单元D 操作数的地址E.操作数地址的地址F.操作数本身G.指令6关于操作数的来源和去处，表述不正确的是（D）。A 第一个来源和去处是 CPU 寄存器B 第二个来源和去处是外设中的寄存器C 第三个来源和去处是内存中的存贮器D第四个来源和去处是外存贮器7. 对磁盘进行格式化，在一个记

12、录面上要将磁盘划分为若干，在这基础上，又要 将划分为若干。 （A）A 磁道，磁道，扇区B扇区，扇区，磁道C扇区，磁道，扇区D 磁道，扇区，磁道8. 在采用 DMA 方式的 IO 系统中，其基本思想是在 （ B ）之间建立直接的数据通 路。A. CPU 与外围设备B 主存与外围设备C 外设与外设D . CPU 与主存1冯诺依曼机工作方式的基本特点是(B )。A ，多指令流单数据流B. 按地址访问并顺序执行指令C. 堆栈操作 D. 存储器按内部选择地址 2计算机系统中的存储器系统是指，没有外部存储器的计算机监控程序可以存 放在 中。 ( D )ARAM ，CPUB ROM ，RAMC. 主存储器，

13、 RAM 和 ROM D. 主存储器和外存储器， ROM 3某机字长 16 位，采用定点小数表示，符号位为1位，尾数为 15 位，则可表示的最大正小数为，最小负小数为。 ( C )A +(216 一 1)，一(12-15)B +(215 一 1)，一 (12-16)C， +(1215)，一(1一 2-15)D+(215 一1)， (1215)4在定点数运算中产生溢出的原因是( C )。A. 运算过程中最高位产生了进位或借位B 参加运算的操作数超出了机器的表示范围C. 运算的结果的操作数超山了机器的表示范围D 寄存器的位数太少，不得不舍弃最低有效位5. 间接寻址是指 ( D )。A，指令中直接给

14、出操作数地址B 指令中直接给出操作数C. 指令中间接给出操作数D. 指令中间接给出操作数地址6输入输出指令的功能是 (C )。A. 进行算术运算和逻辑运算B .进行主存与CPU之间的数据传送C. 进行CPU和I/ O设备之间的数据传送D. 改变程序执行的顺序7某计算机的字长是 8位，它的存储容量是 64KB，若按字编址，那么它的寻址范围应该 是( B )。A . 0 128KB . 0 64KC, 0 32K D. 0 一 16K8若主存每个存储单元为16 位，则 ( B ) 。A. 其地址线也为 16 位B 其地址线与 16 无关C. 其地址线为“位D 其地址线与 16 有关9 在计算机I

15、/ O系统中，在用 DMA方式传送数据时，DMA控制器应控制(D )。A. 地址总线B 数据总线C.控制总线D.以上都是1。在计算机总线结构的单机系统中，三总线结构的计算机的总线系统由(B )组成，A. 系统总线、内存总线和 l ()总线B 数据总线、地址总线和控制总线C. 内部总线，系统总线和 IO 总线D， ISA 总线、 VESA 总线和 PCI 总线1完整的计算机系统应该包括 ( D) 。A 运算器、存储器和控制器B .外部设备和主机C.主机和实用程序D .配套的硬件设备和软件系统2迄今为止，计算机中的所有信息仍以二进制方式表示的原因是一一，计算机硬件 能直接执行的只有。 ( C )A

16、.节约兀件，符号语言B .运算速度快，机器语言和汇编语言C. 物理器件性能所致，机器语言D. 信息处理方便，汇编语言3. 下列数中最小的数是 ( C )。A. (1010010)2 B. (512)8C. (00101000)BCDD. (235)164. 定点数补码加法具有两个特点：一是符号位( B)；二是相加后最高位上的进位要A. 与数值位分别进行运算B .与数值位一起参与运算c 亜仝土要舍去D .表示溢出5. 长度相同但格式不同的 2 种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长， 其他规定均相同，则它们可表示的数的范围和精度为 ( B )。A .两者可表示的数的范围和精度相同B

17、 .前者可表示的数的范围大但精度低C. 后者可表示的数的范围大且精度高D .前者可表示的数的范围大且精度高6. 立即寻址是指 ( B ) 。A. 指令中直接给出操作数地址B .指令中直接给出操作数C. 指令中间接给出操作数D .指令中间接给出操作数地址7. 在控制器中，必须有一个部件，能提供指令在内存中的地址，服务于读取指令，并接收 下条将被执行的指令的地址，这个部件是 ( C )。A. IP B. IRC. PC D . AR8. 某计算机的字长是 16位，它的存储容量是 64KB ，若按字编址，那么它的寻址范围应该是(B)。A. 064KB. 032KC. 064KBD. 032KB9.

18、在采用 DMA 方式的 IO 系统中，其基本思想是在 ( B )之间建立直接的数据通路。A. CPU 与外围设备B .主存与外围设备C. 外设与外设D . CPU 与主存10. 在单级中断系统中，CPU 一旦响应中断，则立即关闭 ( C )标志，以防止本次中断服 务结束前同级的其他中断源产生另一次中断进行干扰。A .中断允许C.中断屏蔽B. 中断请求D .中断响应I某机字怏髭位.釆用定点莎教衷示疗号位为I化尾数为31位卫j可籬瓦的匙大正整答案：A2.在定点二进制运算器中，加法运算一般通过 B .反码运算的二进制加法器 D .补码运算的二进制加法器 是符号位与数值位一起参与运算；二是相加后最（D

19、 ）来实现。D. -tJA.原码运算的二进制加法器C补码运算的十进制加法器3. 定点数补码加法具有两个特点：高位上的进位（C ） B .与数值位一起参与运算A .与数值位分别进行运算C. 要舍去D .表示溢出4. 长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（CA .两者可表示的数的范围和精度相同B .前者可表示的数的范围大且精度高C.后者可表示的数的范围小但精度高D.前者可表示的数的范围小且精度高5. 直接寻址是指（A ） A .指令中直接给出操作数地址B .指令中直接给出操作数C.指令中间接给出操作数D .指令中

20、间接给出操作数地址6. 堆栈寻址的原则是（B）A .随意进出 B .后进先出C.先进先出D .后进后出7. 组成硬连线控制器的主要部件有（B ） A . PC、IP B . PC、IRC. IR、IP D AR、IP&微程序控制器中，机器指令与微指令的关系是（B ） A .每一条机器指令由一条微指令来执行B .每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行，D. 一条微指令由若干条机器指令组成9. 若主存每个存储单元存8位数据，则（B ）A .其地址线也为 8位 B.其地址线与8无关C.其地址线为16位 D.其地址线与8有关10. CPU通过

21、指令访问 Cache所用的程序地址叫做（A ）A .逻辑地址B .物理地址C.虚拟地址D，真实地址11. 在独立编址方式下，存储单元和I /O设备是靠（A ）来区分的。A.不同的地址和指令代码B .不同的数据和指令代码C.不同的数据和地址D.不同的地址 ，12, 在采用DMA方式高速传输数据时，数据传送是通过计算机的（D ）传输的。A .控制总线B .专为DMA设的数据总线C.地址总线D .数据总线中垠小的收是(儿*A. (1010010),3. (OOlOlOOOuxQ (512),D- (235)lt么果机字长位+采用定成整数裘示*符兮位为1崖数为15位鹅可衣示的址大匸协数为最小负整数为（

22、)扎 +(211 -1) t (2i!r HH.2W1),2*1)D-乱远篦番虽由许多祁件昭成.廻檢心薛分定X扎A+数惦息缄a算术逻m远算单元Q多路开关IX票加寄存器在定点运算器呻.冗论采片!取苻号枚还魁采用取符号位郡必狈委冇捡幽判斯电胳它一般来实现.A.与非门a或非门Q异或门D.与戒菲门敦立即昂址垦捋（、2 拾令申直挟给册按作数地址a折令中n报焙谢掾件教C持令中间搖给岀操竹数a帝令中刨建惜出錄柞散地址15 答案：BABCB6. 输入输出指令的功能足（ C）。A .进行算术运算和逻辑运算B. 进行主存与CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 改变程序执行的顺序7.

23、微程序控制器中，机器指令与微指令的关系是（D ）。A. 一段机器指令组成的程序可由一条微指令来执行B .一条微指令由若干条机器指令组成C每一条机器指令由一条微指令来执行D每一条机器指令由一段用微指令编成的微程序来解释执行&相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性能价格 比（A ）。A.最低B .居中C.最高D .都差不多9. 某一 RAM芯片，其容量为1024X8位，除电源端和接地端外，连同片选和读/写信 号该芯片引出脚的最小数目应为 （B ）。A. 23B. 20C. 17D. 1910. 在主存和CPU之间增加Cache的目的是（C ）。A.扩大主存的容量B .增

24、加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D .代替CPU中的寄存器工作11. 计算机系统的输入输出接口是（B ）之间的交接界面。A.CPU与存储器B.主机与外围设备C.存储器与外围设备D. CPU与系统总线12. 在采用DMA方式的I/O系统中，其基本思想是在 （B）之间建立直接的数据通 路。A.CPU与外围设备 B .主存与外围设备C.外设与外设D. CPU与主存一、选择题：1. 机器数 中，零的表示形式是唯一的。A .原码B .补码C.移码D .反码答案：B2 .某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为，最小负小数为

25、。A.B.C.D.答案：C3. 加法器采用并行进位的目的是 。A .提高加法器的速度B .快速传递进位信号C.优化加法器结构D.增强加法器功能答案：B4. 组成一个运算器需要多个部件，但下面所列 不是组成运算器的部件。A .状态寄存器B .数据总线C. ALUD .地址寄存器答案：D一、选择题：1. 计算机硬件能直接识别和运行的只能是 程序。A .机器语言B .汇编语言C.高级语言D . VHDL答：A2. 指令中用到的数据可以来自 （可多选）。A .通用寄存器B.微程序存储器C.输入输出接口D .指令寄存器E. 内存单元F.磁盘答：A、C、E3. 汇编语言要经过的翻译才能在计算机中执行。A

26、.编译程序B .数据库管理程序C.汇编程序D .文字处理程序答：C可多选）。B .执行语言翻译D .完成数据运算指令流水线方案 ，多指令周期方案4在设计指令操作码时要做到 _A 能区别一套指令系统中的所有指令B .能表明操作数的地址C.长度随意确定D .长度适当规范统一答： A、 B、D5. 控制器的功能是 。A .向计算机各部件提供控制信号C .支持汇编程序答：A6. 从资源利用率和性能价格比考虑，单指令周期方案 。A最好B 次之C.最不可取D 都差不多答：A、 B、C一、选择题：1下列部件（设备）中，存取速度最快的是。答：CA 光盘存储器BCPU 的寄存器C.软盘存储器D 硬盘存储器2.

27、某SRAM芯片，其容量为1KX8位，加上电源端和接地端，该芯片引出线的最少数目应 为 。答： DA. 23B. 25C. 50D. 203. 在主存和 CPU 之间增加 Cache 的目的是 A .扩大主存的容量B .增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配 D .代替CPU中的寄存器工作 答： CI/O 设备是靠 来区分的。B.不同的数据和指令代码D .不同的地址4. 在独立编址方式下，存储单元和A.不同的地址和指令代码C.不同的数据和地址 答： A5. 随着 CPU 速度的不断提升，程序查询方式很少被采用的原因是 B .硬件结构简单A .硬件结构复杂C. CPU 与外

28、设串行工作D. CPU 与外设并行工作答： D6. 在采用 DMA 方式的 I/O 系统中，其基本思想是在 之间建立直接的数据通路。A . CPU与外设B .主存与外设D.外设与外设C CPU 与主存 答： B1在做脱机运算器实验时，送到运算器芯片的控制信号是通过（）提供的，外部送到运算器芯片的数据信号是通过（ ）提供的，并通过（ ）查看运算器的运算结果（运算的值和特 征标志位状态） 。 FDBA. 计算机的控制器B. 发光二极管指示灯亮灭状态C. 显示器屏幕上的内容D. 手拨数据开关E. 运算器累加器中的内容F. 微型开关2在组合逻辑的控制器中，节拍发生器 TIMING 的作用在于指明指令的

29、执行（ ）， 它是一个典型的 （ ）逻辑电路， 从一个节拍状态变到下一个节拍状态时，同时翻转的触发器数目以尽可能的（）为好。 LBHA. 快B.时序C. 多D. 组合E. 数据F.控制G. 类型H. 少1次序J状态K. 过程L. 步骤3在计算机硬件系统中，在指令的操作数字段中所表示的内存地址被称为（），用它计算出来的送到内存用以访问一个存储器单元的地址被称为 （ ）；在讲解虚拟存储器时， 程序的 指令中使用的是存储器的 （ ），经过地址变换后得到的可以用以访问一个存储器单元的地址 被称为（）； CAFEA. 有效地址 B. 内存地址 C. 形式地址 D. 文件地址E. 物理地址 F. 逻辑地址

30、 G. 虚拟地址 H. 指令地址I. 指令地址J. CACHE 地址三、简答题（ 50 分）1简述计算机运算器部件的主要功能。 （?分） 答：运算器部件是计算机五大功能部件中的数据加工部件。 运算器的首要功能是完成对 数据的算术和逻辑运算，由其内部的 ALU 承担。运算器的第二项功能是暂存将参加运算的 数据和中间结果， 由其内部的一组寄存器承担。 另外， 运算器通常还作为处理机内部传送数 据的重要通路。2一条指令通常由哪些部分组成 ?简述各部分的功能。 （8 分 ）答：通常情况下， 一条指令要由操作码和操作数地址两部分内容组成。 其中第一部分是 指令的操作码， 它确定了本条指令是执行算术、逻辑

31、、读写等多种操作中的哪一种功能，计 算机为每条指令分配了一个确定的操作码。 第二部分是指令的操作数地址， 用于给出被操作 的信息 （指令或数据 ）的地址，包括参加运算的一或多个操作数所在的地址，运算结果的保 存地址，程序的转移地址、被调用的子程序的人口地址等。3什么是高速缓冲存储器 ?在计算机系统中它是如何发挥作用的?（7 分）答：高速缓冲存储器，是一个相对于主存来说容量很小、 速度特快、用静态存储器器件 实现的存储器系统。它的作用在于缓解主存速度慢、跟不上 CPU 渎写速度要求的矛盾。它 的实现原理是，把 CPU 最近最可能用到的少量信息 （数据或指令 ）从主存复制到 CACHE 中， 当

32、CPU 下次再用这些信息时， 它就不必访问慢速的主存， 而直接从快速的 CACHE 中得到， 从而提高了得到这些信息的速度，使CPU 有更高的运行效率。4解释术语：总线周期。 （7 分 ） 答：总线周期通常指的是通过总线完成一次内存读写操作或完成一次输入输出设备的读 写操作所必需的时间。 依据具体的操作性质， 可以把一个总线周期区分为内存读周期、 内存 写周期、I/O读周期和I/O写周期等4种类型。1 1 按你自己的理解和想像的计算机的硬件（应有中断功能）组成，写出完成下面给定 的指令格式的指令的执行流程； （18 分）（1）累加器内容完成“异或”运算“异或” 指令的指令格式操作码DRSR（2

33、）把一个内存单元中的内容读到所选择的一个累加器中。 操作码 DR SR 答案：（1）执行流程：a. 程序计数器的内容t地址寄存器b. 读内存，读出的指令t指令寄存器c. DR的内容异或 SR的内容，结果t DRd. 检查有无中断请求，有，则进行相应处理；无，则转入下一条指令的执行过程。（2）执行流程：a. 程序计数器的内容t地址寄存器b. 读内存，读出的指令t指令寄存器c. SR的内容t地址寄存器（寄存器间接寻址方式）d. 读内存，读出的数据t DRe. 检查有无中断请求，有，则进行相应处理；无，则转入下一条指令的执行过程2 2 回答中断处理功能在计算机系统中的主要作用，至少说出5点。（ 15

34、 分）参考答案（任意选答 5 个）（ 1）一种重要的输入输出方式（ 2 ）硬件故障报警处理（ 3）支持多道程序运行（ 4 ）支持实时处理功能（5）支持人机交互的重要手段（6）支持计算机之间高速通讯和网络功能 （刀支持建立多任务系统和多处理机系统3 3 在计算机系统中，使用直接存储器访问的目的是什么？在采用总线周期“挪用”方 式把外围设备传送来的一个数据写进内存储器的一个单元的期间，CPU 可能处于何种运行方式？对采用直接存储器访问的外围设备，要给出中断请求功能吗？为什么？（17 分）答案：（1）既要提高高速外围设备与计算机主机（内存储器）之间传送数据的速度，又要降 低数据人出对 CPU 的时间

35、开销；（5 分）（2）在采用总线周期“挪用”方式把外围设备传送来的一个数据写进内存储器的一个单元 的期间， CPU 可能处于等待使用总线的状态（与 DMA 竞争使用总线而且未取得总线使用 权），或正在正常执行程序（未遇到与 DMA 竞争使用总线的情况） ；（6 分）（3）对采用直接存储器访问的外围设备，也要给出中断请求功能，因为一次数据传送可能 要多次（每次传送一批数据）启动 DMA 传送过程才能完成，每传送完成一批数据， DMA 卡要送中断请求信号给 CPU。1简述计算机运算器部件的主要功能。 答案：运算器部件是计算机五大功能部件中的数据加工部件。 运算器的首要功能是完成对数 据的算术和逻辑

36、运算，由其内部的 ALu 承担。运算器的第二项功能是暂存将参加运算的数 据和中间结果， 由其内部的一组寄存器承担。 另外， 运算器通常还作为处理机内部传送数据 的重要通路。2在教学计算机的总线设计中，提到并实现了内部总线和外部总线，这指的是什么含义? 他们是如何连接起来的 ?如何控制二者之间的通断以及数据传送的方向？ 答案：在教学计算机的总线设计中，cPu 一侧使用的数据总线被称为内部总线，在内存储器和 I O 接口一侧使用的数据总线被称为外部总线，他们经过双向三态门电路实现相互连接，而双向三态门电路本身就有一个选择接通或断开两个方向的数据信息的控制信号， 还有另一 个选择数据传送方向的控制信

37、号，只要按照运行要求正确地提供出这 2 个控制信号即可。1简述奇偶校验码和海明校验码的实现原理。 答：奇偶校验码原理：通常是为一个字节补充一个二进制位， 称为校验位， 通过设置校验位 的值为 0或 1的方式， 使字节自身的 8位和该校验位含有 1值的位数一定为奇数或偶数。 在 接收方，检查接收到的码字是否还满足取值为 1 的总的位数的奇偶关系， 来决定数据是否出 错。海明校验码原理：是在 k 个数据位之外加上 r 个校验位，从而形成一个 k+r 位的新的码字， 使新的码字的码距比较均匀地拉大。 把数据的每一个二进制位分配在几个不同的偶校验位的 组合中， 当某一位出现错误， 就会引起相关的几个校

38、验位的值发生变化， 这不但可以发现错 误，还可以指出哪一位出错，为进一步纠错提供了依据。2简述教材中给出的 MIPS 计算机的运算器部件的功能和组成。答： MIPS 计算机的运算器部件的功能和组成：运算器的首要功能是完成对数据的算术和逻 辑运算 , 由其内部的一个被称之为算术与逻辑运算部件（英文缩写为 ALU） 承担； 运算器的第二项功能，是暂存将参加运算的数据和中间结果 , 由其内部的一组寄存器承担；为了用硬件 线路完成乘除指令运算 , 运算器内一般还有一个能自行左右移位的专用寄存器 , 通称乘商寄 存器。这些部件通过几组多路选通器电路实现相互连接和数据传送； 运算器要与计算机其它 几个功能

39、部件连接在一起协同运行 , 还必须有接受外部数据输入和送出运算结果的逻辑电 路。3浮点运算器由哪几部分组成？ 答：处理浮点数指数部分的部件、 处理尾数的部件、 加速移位操作的移位寄存器线路以及寄 存器堆等组成。4假定 X = 0.0110011*2 11， Y = 0.1101101*2 -10 （此处的数均为二进制），在不使用 隐藏位的情况下，回答下列问题：（1）浮点数阶码用 4 位移码、尾数用 8 位原码表示（含符号位），写出该浮点数能表示的 绝对值最大、最小的（正数和负数）数值；解答：绝对值最大：1 111 0 1111111 、1 111 1 1111111 ；绝对值最小： 0 001

40、 0 0000000、 0 001 1 0000000（2）写出 X 、Y 的浮点数表示。X浮=1 011 0 0110011 Y浮=0 110 0 1101101（3）计算 X+YA :求阶差： E|=|1011-0110|=0101B :对阶：Y 变为 1 011 0 00000 1101101C :尾数相加：00 0110011 00000+ 00 00000 110110仁00 0110110 01101D :规格化：左规：尾数为 0 1101100 1101，阶码为1010F:舍入处理：采用 0舍1入法处理，则有 00 1101100+仁00 1101101E:不溢出所以， X+Y

41、最终浮点数格式的结果： 1 010 0 1101101，即 0.1101101*2101一条指令通常由哪两个部分组成？指令的操作码一般有哪几种组织方式？各自应用在什 么场合？各自的优缺点是什么？答：一条指令通常由操作码和操作数两个部分组成。 指令的操作码一般有定长的操作码、变长的操作码两种组织方式。定长操作码的组织方式应用在当前多数的计算机中； 变长的操作码组织方式一般用在小型及 以上的计算机当中。（注：存疑）定长操作码的组织方式对于简化计算机硬件设计，提高指令译码和识别速度有利。 变长的操作码组织方式可以在比较短的指令字中， 既能表示出比较多的指令条数， 又能尽量 满足给出相应的操作数地址的

42、要求。2如何在指令中表示操作数的地址？通常使用哪些基本寻址方式？ 答：是通过寻址方式来表示操作数的地址。通常使用的基本寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、 变址寻址、相对寻址、间接寻址、堆栈寻址等。3为读写输入 /输出设备，通常有哪几种常用的寻址方式用以指定被读写设备？ 答：为读写输入 /输出设备，通常有两种常用的编址方式用以指定被读写设备，一是 I/O 端 口与主存储器统一的编制方式，另一种是 I/O 端口与主存储器彼此独立的编制方式。 （ 存疑， 此答案回答的是编码方式，而非寻址方式 - -!） 4简述计算机中控制器的功能和基本组成，微程序的控制器和硬连线的控制器

43、在组成和运 行原理方面有何相同和不同之处？答：控制器主要由下面 4 个部分组成：（1）程序计数器（PC），是用于提供指令在内存中的地址的部件，服务于读取指令， 能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。（2）指令寄存器（IR ），是用于接收并保存从内存储器读出来的指令内容的部件，在 执行本条指令的整个过程中，为系统运行提供指令本身的主要信息。（ 3）指令执行的步骤标记线路， 用于标记出每条指令的各个执行步骤的相对次序关系， 保证每一条指令按设定的步骤序列依次执行。（ 4）全部控制信号的产生部件，它依据指令操作码、指令的执行步骤（时刻），也许 还有些另外的条件信号，来

44、形成或提供出当前执行步骤计算机各个部件要用到的控制信号。 计算机整机各硬件系统， 正是在这些信号控制下协同运行， 执行指令， 产生预期的执行结果。 由于上述后两个部分的具体组成与运行原理不同， 控制器被分为硬连线控制器和微程序 控制器两大类。 微程序的控制器和组合逻辑的控制器是计算机中两种不同类型的控制器。共同点： 基本功能都是提供计算机各个部件协同运行所需要的控制信号； 组成部分 都有程序计数器 PC,指令寄存器IR;都分成几个执行步骤完成每一条指令的具体功能。不同点： 主要表现在处理指令执行步骤的办法， 提供控制信号的方案不一样。 微程序的 控制器是通过微指令地址的衔接区分指令执行步骤,应

45、提供的控制信号从控制存储器中读 出,并经过一个微指令寄存器送到被控制部件。 组合逻辑控制器是用节拍发生器指明指令执 行步骤,用组合逻辑电路直接给出应提供的控制信号。微程序的控制器的优点是设计与实现简单些, 易用于实现系列计算机产品的控制器, 理 论上可实现动态微程序设计,缺点是运行速度要慢一些。组合逻辑控制器的优点是运行速度明显地快,缺点是设计与实现复杂些,但随着EDA工具的成熟,该缺点已得到很大缓解。5控制器的设计和该计算机的指令系统是什么关系？答：控制器的的基本功能，是依据当前正在执行的指令， 和它所处的执行步骤，形成并提供 在这一时刻整机各部件要用到的控制信号。 所以，控制器的设计和该计

46、算机的指令系统是一 一对应的关系， 也就是控制器的设计应依据指令的要求来进行， 特别是要分析每条指令的执 行步骤，产生每个步骤所需要的控制信号。6指令采用顺序方式、流水线方式执行的主要差别是什么？各有什么优点和缺点？ 顺序方式是， 在一条指令完全执行结束后， 再开始执行下一条指令。 优点是控制器设计简单， 容易实现，；缺点是速度比较慢。指令流水线方式是提高计算机硬件性能的重要技术和有效措施， 在成本增加不多的情况下很 明显地提高了计算机的性能。 追求的目标是力争在每一个指令执行步骤中完成一条指令的执 行过程。 实现思路是把一条指令的几项功能划分到不同的执行部件去完成，在时间上又允许这几个部件可

47、以同时运行。缺点是控制器设计复杂，比较不容易实现，； 突出的优点是速度 明显提高。1在三级存储体系中，主存、外存和高速缓存各有什么作用？各有什么特点？ 答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的 , 并 由高速缓冲存储器缓解主存读写速度慢、不能满足CPU 运行速度需要的矛盾；用虚拟存储器更大的存储空间， 解决主存容量小、 存不下规模更大的程序与更多数据的难题， 从而达到 使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。 高速缓冲存储器的问题是容量很小， 虚拟存储器的问题是读写速太慢。 追求整个存储器系统 有更高的性能 / 价格比

48、的核心思路，在于使用中充分发挥三级存储器各自的优势，尽量避开 其短处。2什么是随机存取方式？哪些存储器采用随机存取方式？答： RAM, 即随机存储器，可以看作是由许多基本的存储单元组合起来构成的大规模集成电 路。静态随机存储器（ RAM ）和动态随机存储器（ DRAM ）可采用随机存取方式。 3什么是虚拟存储器？它能解决什么问题？为什么？ 答：虚拟存储器属于主存外存层次， 由存储器管理硬件和操作系统中存储器管理软件支持， 借助于硬磁盘等辅助存储器， 并以透明方式提供给用户的计算机系统具有辅存的容量， 接近 主存的速度， 单位容量的成本和辅存差不多的存储器。 主要用来缓解内存不足的问题。 因为

49、系统会使用一部分硬盘空间来补充内存。4什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。 答：串行接口只需要一对信号线来传输数据， 主要用于传输速度不高、 传输距离较长的场合。 并行接口传输按字或字节处理数据， 传输速率较低， 实用于传输速度较高的设备， 如打印机 等。5 CPU 在每次执行中断服务程序前后应做哪些工作？答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信 息；判别中断源，转中断服务程序的入口地址；执行开中断指令。 CPU 在每次执行中断服 务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主 程序。6总线的信息

50、传输有哪几种方式？具体说明几种方式的特点。 答：总线的传输方式有：串行传送、并行传送、复用传送和数据包传送。 1简述浮点运算器的作用，它由哪几部分组成?（?分）答：浮点运算器是主要用于对计算机内的浮点数进行运算的部件。 浮点数 通常由阶码 和尾数两部分组成， 阶码是整数形式的， 尾数是定点小数形式的。 这两部分执行的操作不尽 相同。因此，浮点运算器总是由处理阶码和处理尾数的这样两部分逻辑线路组成。2计算机指令中要用到的操作数一般可以来自哪些部件?（?分 ）答：操作数的来源一是 CPU 内部的通用寄存器，二是外围设备 （接口 ）中的一个寄存器， 三是内存储器的一个存储单元。3. Cache,有哪

51、3种基本映像方式，直接映像方式的主要优缺点是什么？（7分） 答：Cache，存储器通常使用 3种映像方式，它们是全相联映像方式、直接映像方式、组相联映像方式。直接映像是简单的地址映像， 地址变换速度较快， 且遇到冲突替换时， 只要将所在的块 替换出来。不需要替换算法，硬件实现更容易，但它的命中率略低。4. 简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的 特点。 （8 分）答：串行传送方式是I 位字长的数据通过一条通信信号线一位一位地传送； 并行传送方式是字长 n 位的数据由 n 条信号线同时传送，数据传输的速度当然快多子； 复用传送方式也就是将数据分时分组传送的方式，

52、它由同步信号控制，在一组通信线上 采用分时的办法， 轮流地并行传送不同组信号。 这种方式减少了信号线的数目， 提高了总线 的利用率，同时也降低了成本，但影响了整体的传输速度；数据包传送方式是将被传送的信息组成一个固定的数据结构，通常包含数据、 地址和时钟等信息，这样减少了通信中同步操作的时间。1. 举例说明计算机中寄存器寻址、寄存器间接寻址方式，从形式地址到得到操作数的 寻址处理过程。答案： （1）寄存器寻址，形式地址为寄存器名 （或编号 ），寄存器中的内容为操作数； （2）寄存器间接寻址，形式地址为寄存器名（或编号 ），寄存器中的内容为操作数的地址，再读一次内存得到操作数。2. 多级结构的存

53、储器是由哪3 级存储器组成的 ?每一级存储器使用什么类型的存储介 质，这些介质的主要特性是什么 ?答案： 多级结构的存储器是由高速缓存、 主存储器和虚拟存储器组成的。 高速缓冲存储器使 用静态存储器芯片实现， 主存储器通常使用动态存储器芯片实现， 而虚拟存储器则使用快速 磁盘设备上的一片存储区。 前两者是半导体电路器件， 以数字逻辑电路方式进行读写， 后者 则是在磁性介质层中通过电磁转换过程完成信息读写。1. 高速缓冲存储器在计算机系统中的主要作用是什么，用什么类型的存储器芯片实现， 为什么 ?答案：.高速缓冲存储器，是一个相对于主存来说容量很小、速度特快、用静态存储器 器件实现的存储器系统。 它的作用在于缓解主有速度慢、 跟不上 CPU 读写速度要求的矛盾。 它的实现原理，是把 CPU 最近最可能用到的少量信息 （数据或指令 ）从主存复制到 CACHE 中，当 CPU 下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE 中得到，从而提高了得到这些信息的速度，使 CPU 有更高的运行效率。2. 开中断，关中断的含义是什么?他们的作用是什么 ?答案：通常是在 CPU 内部没置个 中断允许”触发器，只有该触发器被置为“ 1“状态， 才允许CPU