时序逻辑电路1ppt课件

1、一、时序逻辑电路的特点功能上：任一时辰的输出不仅取决于该时辰的输入，还与电路原来的形状有关。例：串行加法器，两个多位数从低位到高位FFFFFFFFFFFFF逐位相加2. 电路构造上包含存储电路和组合电路存储器形状和输入变量共 FFFFFFFFFFFFF同决议输出),(),(),(QXFYqqqxxxfyqqqxxxfylijli输出方程21211212111),(),(),(21211212111QXGZqqqxxxgzqqqxxxgzlikli驱动方程),(*),(),(*QZHQqqqzzzhqqqqzzzhqlillli状态方程21212121111. 同步时序电路与异步时序电路同步：存

2、储电路中一切触发器的时钟运用一致的clk,形状变化发生在同一时辰异步：没有一致的clk,触发器形状的变化有先有后2. Mealy型和Moore型Mealy型： Moore型： 仅取决于电路状态有关、与)(),(QFYQXQXFY6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能,即找出在输入和CLK作用下，电路的次态和输出。普通步骤：从给定电路写出存储电路中每个触发器的驱动方程输入的逻辑式，得到整个电路的驱动方程。将驱动方程代入触发器的特性方程，得到形状方程。从给定电路写出输出方程。2321331212132111QKQQJQQKQJKQQJ,)(, )(.写驱动方程： 323

3、21323121213212QQQQQQQQQQQQQQQQQKQJQJK*)(*.，得状态方程：触发器的特性方程（代入323QQY 输出方程.TTL电路电路一、形状转换表0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 1YQQQQQQ*1231230 0 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 17 0 0 0 00 1 1 1 1YQQQCLK123 3232

4、132312121321QQQQQQQQQQQQQQQQ*)(*32QQY 212111QQADQD驱动方程：)(21211*)2(QQAQDQ状态方程：212121213QQAQQAQQAQQAY )()()(输出方程：4列形状转换表：5形状转换图00011011001/010/011/000/1111/100/001/010/0AYQQ*1212QQ各触发器的时钟不同时发生例：1131clkQQQ *222clkQQ *6.3.1 存放器和移位存放器一、存放器用于存放一组二值代码，N位存放器由N个触发器组成，可存放一组N位二值代码。只需求其中每个触发器可置1，置0。例：改变随高电平期间DQ

5、clkLS 7574例：用维-阻触发器构造的74HC175功能。有异步置状态无关，存入，与此前后的时，将01757430DDDCLKHC具有存储 + 移位功能翻转一级触发器原来的状态到达时，各触发器按前所以触发器有延迟时间因为CLKtpd位数据依次右移1数据运算并代码转换，串应用：1S0S1S0S11111012010011011QQQQSQSRDSSQSSQSSQSSS *的工作状态就可以选择通过控制19401SSRDS1 S0 任务形状0XX置零100坚持101右移110左移2D l用于计数、分频、定时、产生节拍脉冲等l分类：按时钟分，同步、异步l 按计数过程中数字增减分，加、减和可逆l

6、按计数器中的数字编码分，二进制、二-十进制和循环码l 按计数容量分，十进制，六十进制一、同步计数器同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规那么可知：在多位二进制数末位加1，假设第i位以下皆为1时，那么第i位应翻转。由此得出规律，假设用T触发器构成计数器，那么第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii.任务形状X 0XX X 异步置 010X X 同步预置数X 1101坚持,包括CX 11X 0坚持,C=01111计数ETEPDLRCLKD同步二进制减法计数器原理：根据二进制减法运算规那么可知：在多位二进制数末位减1，假设第i位以下皆为0时，那么第i位应

7、翻转。由此得出规律，假设用T触发器构成计数器，那么第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii.加/减计数器加/减计数结果加/减计数器计数结果两种处理方案a.单时钟方式加/减脉冲用同一输入端，由加/减控制线的高低电平决议加/减器件实例：74LS191用T触发器任务形状X11X坚持XX0X预置数(异步)010加计数011减计数DUDLSCLKI101010TQDUQDUTijjijji)()(b.双时钟方式器件实例：74LS193采用T触发器，即T=1DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDU2. 同步十进制

8、计数器加法计数器根本原理：在四位二进制计数器根底上修正，当计到1001时，那么下一个CLK电路形状回到0000。10T3001QQQT212QQT 030120123QQQQQQQQT能自启动器件实例：74 160任务形状X0XX X 异步置 010X X 预置数同步X1101坚持包括CX11X 0坚持C=01111计数ETEPDLRCLKD减法计数器根本原理：对二进制减法计数器进展修正，在0000时减“1后跳变为1001，然后按二进制减法计数就行了。10T)( 123001QQQQQT)( 32101012QQQQQQQT0123QQQT 能自启动十进制可逆计数器根本原理一致，电路只用到00

9、001001的十个形状实例器件单时钟：74190,168双时钟：741921. 二进制计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式任务。原那么：每1位从“1变“0时，向高位发出进位，使高位翻转异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式任务。原那么：每1位从“0变“1时，向高位发出进位，使高位翻转2、异步十进制加法计数器原理：在4位二进制异步加法计数器上修正而成，要跳过1010 1111这六个形状1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=0器件实例：二五十进制异步计数器74LS290N进制M进制MNMN1. N M原理：计数

10、循环过程中设法跳过NM个形状。详细方法：置零法 置数法同步置零法异步置零法同步预置数法异步预置数法任务形状X0XX X 置 0,异步10X X 预置数,同步X1101坚持包括CX11X 0坚持C=01111计数ETEPDLRCLKD信信号号作作用用时时间间短短缺缺点点：置置02. N M 的计数器然后再采用置零或置数的方法任务形状X0XX X 置 0异步10X X 预置数同步X1101坚持包括CX11X 0坚持C=01111计数ETEPDLRCLKD例：用74160接成二十九进制整体置零异步整体置数同步四、移位存放器型计数器1. 环形计数器2. 扭环形计数器五、计数器运用实例例1，计数器+译码

11、器顺序节拍脉冲发生器例2，计数器+数据选择器序列脉冲发生器发生的序列：000101116.4.1 同步时序逻辑电路的设计方法设计的普通步骤一、逻辑笼统，求出形状转换图或形状转换表1. 确定输入/输出变量、电路形状数。2. 定义输入/输出逻辑形状以及每个电路形状的含意，并对电路形状进展编号。3. 按设计要求列出形状转换表，或画出形状转换图。二、形状化简假设两个形状在一样的输入下有一样的输出，并转换到同一个次态，那么称为等价形状；等价形状可以合并。三、形状分配编码 1. 确定触发器数目。 2. 给每个形状规定一个代码。 通常编码的取法、陈列顺序都按照一定 的规律四、选定触发器类型 求出形状方程，驱动方程，输出方程。五、画出逻辑图六、检查自启动例：设计一个串行数据检测器，一、笼统、画出形状转换图 二、形状化简用X1位表示输入数据用Y1位表示输出检测结果三、形状分配取n=2，令 的00、01、10为 那么，01QQ210SSS、011XQXQQ*010QQXQ*1XQY 四、选用JK触发器，求方程组五、画逻辑图11011011QXQXQQQXQXQQ)()