实验三-验证性实验—MSI译码器逻辑功能测试

1、实验三 验证性实验一一MSI译码器逻辑功能测试一.实验目的1 掌握中规模（MSI）集成译码器的逻辑功能和使用方法；2 验证38线译码器和七段显示译码器的逻辑功能；3 掌握数码管与译码器配合使用的方法；。二实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换 译码器。I 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线一4线、3线一8线和4线一16线译码器。若有n个输入变量，则有 2n个不同的组合状态，就有2n个输出端供其使用。例如，有3个输入变量（或称为地址端），那

2、么就可以有23=8个不同的地址组合，分别为 000、001、010、011、100、101、110、111，可以控制8个输出端， 而每一个输出所代表的函数对应于n个输入变量的最小项。(a)16V cc而15 . _E4_ 冋12丽局|9Vcc V。V1 乜区P V5V674LS138A0. A1 A2 S2 S S1.P7 GND11_21311_411_51_6|_711_8 一(b)Y0A0丫1 丫2 丫3 丫4 丫5 丫6 丫774LS138A1 A22|38GNDS1 S2S3(c)图3-1 38线译码器74LS138逻辑图及引脚排列以3线一8线译码器74LSI38为例，图3-1（a）

3、（b） （c）分别为其逻辑图及引脚排列。其中A?、A0为地址输入端，丫。壬7为译码输出端，S2、S3为使能端。表 3-1为74LSI38功能表。当S1=1 , S2+S3=0时，74LS138工作，地址码所指定的输出端输出0（被选中），其它输出端均输出1（未被选中）。当S1=0； S2+S3 = X（注：“X”即不论是什么逻辑值的意 思。）；或S = X, S2+ S3=1时，译码器被禁止，所有输出同时为I。表3-1输入输出S1S2+S3A2A1A0丫0丫1丫2丫3丫4丫5丫6丫7110000011111111000110111111100101101111110011111011111010

4、0111101111010111111011101101111110110111111111100XXXX11111111X1XXX1111111174LS138译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2所示。若令-S2=S3=0，在Si端输入数据，地址码所对应的输出端输出S1数据的反码；若令S1=1 S3=0 ,从S2端输入数据，地址码所对应的输出端就 是S2端数据信息的原码。若输入 的是时钟脉冲，则数据分配器便 成为时钟脉冲分配器。数据分配 器可将一个信号源的数据信息 传输到不同的地点。二进制译码器还可以用来 实现

5、逻辑函数。由表3-1知，74LS138正常工作时，每个输出 端输出的逻辑关系为分配器输岀I H H 门Yo Y1 Y2 Y3 Y4 Y5 Y6 Y774LS138Ao A1 A 2 S1 S2 S3-一丫_数据输入 地址输入图3-2数据分配器图3-3实现逻辑函数图Y o =A2A1A 0Y1 =A2A1AoY 2 = A 2A1A 0Y 3 = A 2A1A0Y 4 -A 2A1 Ao丫5 =A2A1AoY2 =A2A1Ao丫3 = A 2A1A o若在地址端赋值A2=C, A1=B ,Ao=A , 74LS138的输出逻辑式可以改写为Yo =C B AY1 =C B AY2 =C BA Y3

6、 =C B A丫6 =C B A 丫7 =C B A现在要用74LS138实现如下式所示的逻辑函数Z =C B A CB A CBA CBA先通过如下变换Z 二CBA CBA CBA CBA 二Yo Y1 Y2 Y7=Yo Y1Y2 Y7 =Yo Y1 Y2 Y7由上式可接成如图3-3所示电路。利用使能端能还可以方便地将两 个3/8译码器组成一个 4/16译码器, 如图3-4所示。2 .数码显示译码器Yo Y1 丫2 丫3 丫4 丫5 丫6 丫7 丫 Y YY星Yo Y1 丫2 丫3 丫4 丫5 丫6 丫774LS138(1)_Ao A1 A2 S1 S2 S3I I 1：+5V丫8 丫9丫1

7、。Y11 丫12丫13 丫14丫15匕m 1Yo Y1 Y2 Y3 Y4Y5 Y6 Y774LS138(2)_Ao A1A2S1 S2S32#Do D1 D2 D3图3-4 用两片74LS138组合4/16译码器#a.七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，图3-5（a）、（b）为共阴管和共阳管的电路。卜 0 ba f g ebcfa_ gbcvIIXIe d (cJcM50111hed dM 50121h（c）符号及引脚功能图3-5 LED数码管管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光共阴管即所有的发光二极 管的“-”极连在一起引出 M脚接地，

8、其它各脚必须 接高电平二极管才能发 亮；共阳管刚好相反。（c）为两种不同出线形式的引 出脚功能图。其中共阴管 本电路采用的型号为 5011，共阳管采用的型号 为 5012。一个LED数码管可用 来显示一位09十进制数 和一个小数点。小型数码 （通常为红、绿、黄、橙色）的3颜色不同略有差别，通常约为22.5V，每个发光极管的点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。b. BCD码七段译码驱动器|1615J14 Ii3 冈111C9V DDfgabcdeCD4511BCLT BT LEDA Vss此

9、类译码器型号有74LS47（共阳），74LS48（共阴卜CD4511（共阴）等，本实验系采用 CD4511 BCD 码锁存/七段译码/驱动器。驱动共阴极 LED数码管。图3-6所示为CD4511引脚排列。其中a、b、c、Dbcd 码输入端L1JL2 |_3 LdU Le LJ L8a、b、c、d、e、f、g 译码输出端，输出“ I” 图3-6 CD4511引脚排列 有效，用来驱动共阴极LED数码管。LT 测试输入端，JT= “ 0 ”时，译码输出全为“ 1 ”。BT 消隐输入端，BI = “0”时，译码输出全为“ o”。LE 锁定端，LE= “ 1”时译码器处于锁定（保持）状态。译码输出保持在

10、 LE=0时的 数值，LE=0为正常译码。表3-2为CD4511功能表。CD4511内接有上拉电阻，故只需在输出端与数码管笔段 之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“ 0”，数码管媳灭。表3-2输入输出LEBIlTDCBAabcdefg显示字形XX0XXXX1111111日X01XXXX0000000消隐01100001111110n011000101100001101100101101101己01100111111001301101000110011T0110101101101101101100011111b01101111110000011100

11、01111111001110011110011u01110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111XXXX锁存锁存注：消隐即数码管各 LED全暗。锁存即数码管的显示不再改变。若用实验箱，一般实验装置上已完成了译码器CD4511和数码管BS202（或5011）之间的连接。 实验时，只要接通+5V电源和将十进制的 BCD码 接至译码器的相应输入端 A、B、C、D即可显示09的数字。四位数码管可接受四组BCD码输入。CD4511与LED数码管连接如图 3

12、-7所示。 三实验设备与器件2 双踪示波器4 逻辑电平开关6.拨码开关组（编码器）1 . +5V直流电源3 连续脉冲源5逻辑电平显示器7 译码显示器8. 74LS138 X2、74LS00 一块，74LS04 一块。四. 实验预习要求1 复习有关译码器和分配器的原理。2 .根据实验任务，画出所需的实验线路及记录表格。五. 实验内容1数据拨码开关（实验箱上编码器）的使用（只需观察，不必记录）将实验装置上的“编码器”某组拨码开关的输出D、C、B、A分别接至“译码显示”部分的D、C、B、A，接上+5V电源，然后按功能表 3-2输入的要求揿动四个数码的增 减键（“ +”与“-”键），观测“编码器”拨码

13、盘上的数字与 LED数码管显示的对应数字 是否一致，若正常则“译码显示”部分工作状态正常。2 . 74LS138译码器逻辑功能的测试将译码器使能端 Si、S2、S3及地址端A2、Ai、A。分别接至“逻辑电平产生电路” 的输出口，八个输出端 Y7 Yo依次连接在“逻辑电平显示电路”的八个输入口上，拨 动“逻辑电平产生电路”的开关，按表3-1逐项测试74LS138的逻辑功能，并把结果填写在“实验原始数据记录”步骤1的表1中。3 .用74LS138构成时序脉冲分配器实验要求为：由74LS138组成的分配器输出端 Y7 Yo的信号与CP输入信号同相。参照图3-2及其实验原理，令时钟脉冲CP的频率约为1

14、0kHz。令分配器的地址端A2、A1、Ao为某一值（地址值自定），用示波器观察和记录与地址相对应的某一Yx端的输出波形，注意输出波形与CP输入波形之间的相位关系。注：此处要使用示波器的双线功能，一路观察CP波形，一路观察输出波形。把CP与某Yx端的波形画在“实验原始数据记录”步骤2的表2中。4 用两片74LS138组合成一个4/16线译码器，并进行逻辑功能的测试，把测试的数值填写在“实验原始数据记录”步骤3的表3中。5 .利用74LS00 （与非门）和74LS04 （非门）搭建一个如图 38所示的2/4线译码器，通过填写真值表验证其逻辑功能（真值表自行设计并把表置在“实验原始数据记录”步骤4 中）。丫0Y1丫2丫3图3-8六. 实验报告1画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。2 .填写各表格，对实验数据进行分析、讨论，并做出结论。实验原始数据记录步骤1: 74LS138逻辑功能验证表1输入输出SiS2+S3A2A1Ao丫0丫1丫2丫3丫4丫5丫6丫71000010001100101001110100101011