高速大数据采集系统设计

1、实用标准文案基于 FPGA和 SoC单片机的高速数据采集系统设计一选题背景及意义随着信息技术的飞速发展， 各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。高速数据采集系统在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。随着 SoC单片机的快速发展， 现在已经可以将采集多路模拟信号的A/D 转换子系统和 CPU核集成在一片芯片上， 使整个数据采集系统几乎可以单芯片实现，从而使数据采集系统体积小，性价比高。FPGA为实现高速数据采集提供了一种理想的实现途径。利用 FPGA高速性能和本身集成的几万个逻辑门和嵌入式存储器块，把数据采集系统中的数据缓存和控制电路全部

2、集成在一片FPGA芯片中，大大减小了系统体积，提高了灵活性。FPGA还具有系统编程功能以及功能强大的EDA软件支持，使得系统具有升级容易、 开发周期短等优点。二设计要求设计一高速数据采集系统，系统框图如图 1-1 所示。输入模拟信号为频率200KHz、Vpp=0.5V 的正弦信号。 采样频率设定为 25MHz。通过按键启动一次数据采集，每次连续采集 128 点数据，单片机读取 128 点数据后在 LCD模块上回放显示信号波形。图 1-1 高速数据采集原理框图三整体方案设计高速数据采集系统采用如图3-1 的设计方案。高速数据采集系统由单片机最小系统、 FPGA最小系统和模拟量输入通道三部分组成。

3、输入正弦信号经过调理电路后送高速 A/D 转换器，高速 A/D 转换器以 25MHz的频率采样模拟信号， 输出的数字量依次存入 FPGA内部的 FIFO 存储器中，并将 128 字节数据在 LCD模块回放显示。文档实用标准文案图 3-1高速数据采集系统设计方案四硬件电路设计1. 模拟量输入通道的设计模拟量输入通道由高速A/D 转换器和信号调理电路组成。 信号调理电路将模拟信号放大、滤波、直流电平位移，以满足A/D 转换器对模拟输入信号的要求。2. 高速 A/D 转换电路设计文档实用标准文案五 FPGA模块设计本设计的数据缓冲电路采用FIFO 存储器。 FIFO 数据缓冲电路原理如图5-1 。图

4、 5-1 FIFO 数据缓冲电路原理FIFO 的写端口的数据线与ADS931的数据线直接相连， FIFO 的写时钟和 ADS931采用同一时钟信号CLK0。FIFO 的读端口与单片机并行总线相连，数据输出端口加了三态缓冲器。地址译码器的片选信号CS1和读信号 RD 相或非后作为FIFO的读时钟电路和三态缓冲的使能信号。FIFO 数据顶层原理图如图5-2 。文档实用标准文案图 5-2 FIFO 数据顶层原理图六 F360 单片机模块设计主程序完成 C8051F360单片机初始化、 检测有无按键输入等功能。 在此系统中我们加入了一个频率测试显示功能。主程序流程图如图6-2 。图 6-2主程序流程图

5、主程序源代码如下：void main()文档实用标准文案uchar xdata *addr1;uint i;float f,ts;uchar fuzhi;int up,down,m,n;up=0;down=0;m=0;n=0;ts=0.04;InitDevice();/F360 初始化InsitiLcd();/LCD 模块初始化DispHan(hanzi10,0x80,0x10);DispHan(hanzi11,0x92,0x08);DispHan(hanzi12,0x8a,0x08);DispHan(hanzi13,0x98,0x08);DispHan(hanzi14,0x9c,0x08);

6、addr1=LEDENCS;*addr1=0x01;START=0;EOC=1;while(1)if (keysign = 1)keysign = 0;if(keycode=0x00)/k0键START=1;while(EOC=0);/等待数据采集完START=0;addr1=CS1;while(EOC=1)/等待读出第一个有效数据WaveData0=*addr1;for(i=1;i3)if(WaveDatai=WaveDatai-2) up=1; if(WaveDatai64)for(i=m-5;i=1;i-)文档实用标准文案if(WaveDatai=WaveDatai-2) down=1;

7、if(WaveDatai=WaveDatai-2)&(down=1)down=0;n=i-1;elsefor(i=m+5;i=WaveDatai+2) down=1;if(WaveDatai=n) f=1/(4*(m-n)*ts);else f=1/(4*(n-m)*ts);fuzhi=WaveDatam-WaveDatan;InsitiLcd();ShowWave();if(keycode=0x01)/k1键InsitiLcd();DispHan(hanzi15,0x90,0x06);xiaoshu(f,0x93);DispHan(hanzi17,0x96,0x03);/ DispHan(hanzi16,0x8a,0x06);文档实用标准文案七系统调试与结果将各个模块连接后，进行调试。首先在LCD上显示如图 7-1 的界面。图 7-1 LCD 初始界面在信号调理电路的模拟输入端输入频率200KHz、