数字逻辑教学课件数字电路34

1、记忆输入脉冲个数的集成芯片。记忆输入脉冲个数的集成芯片。 四位二进制计数器四位二进制计数器 可逆四位二进制计数器可逆四位二进制计数器 十进制计数器十进制计数器 中规模计数器构成的任意进制计数器中规模计数器构成的任意进制计数器 清零法清零法 预置法预置法模：计数器的容量。模：计数器的容量。计数器种类：计数器种类： 按时钟的触发方式按时钟的触发方式 ： 同步计数器同步计数器 异步计数器异步计数器 按进位体制：按进位体制： 二进制计数器二进制计数器 十进制计数器十进制计数器 模模n计数器计数器 按计数功能：按计数功能： 加法计数器加法计数器 减法计数器减法计数器 可逆计数器可逆计数器1. 1. 集成

2、同步二进制计数器集成同步二进制计数器（1) 1) 四位二进制加计数器（四位二进制加计数器（ 74ls161/16374ls161/163 ）74ls161采用异步清零方式。采用异步清零方式。74ls163采用同步清零方式。采用同步清零方式。1)1)逻辑功能：逻辑功能：ep、et、co用于级联。用于级联。 co = etq3q2q1q0 co = q3 q2 q1 q0 co = etq3q2q1q0 异异步置步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000coq0q1q2q3d0d1d2d3cpetepldcr 说说 明明 输输 出出

3、输输 入入ct74ls161rco = ripple clock output 74ls161 q3 q0 q2 q1 (b) 逻辑功能示意图 cr d0 d1 d2 d3 ett etp cp rco ld 1 1）用四位二进制计数器构成）用四位二进制计数器构成 4 4n n 位位 二进制二进制计数器计数器cp cp 同时接在各片计数器的时钟输入端；同时接在各片计数器的时钟输入端；（2 2） 容量扩展：容量扩展：同步级联同步级联（只适用于有使能端计数器）（只适用于有使能端计数器）低位的进位输出低位的进位输出 co co 控制高位的计数使能端。控制高位的计数使能端。1) 1) 排列计数器高低位

4、的顺序；排列计数器高低位的顺序；2) 2) 找到低位向高位的进位信号；找到低位向高位的进位信号；级联步骤：级联步骤：q3 q2 q1 q0q3 q2 q1 q0cococpcpepepetet74ls16174ls161rdrdldldd3 d2 d1 d0d3 d2 d1 d0q3 q2 q1 q0q3 q2 q1 q0cococpcpepepetet74ls16174ls161rdrdldldd3 d2 d1 d0d3 d2 d1 d0cpcpy y（1 1）（2 2）设置计数状态1不用端不用端无效无效128 64 32 16 8 4 2 1同步级联成256进制m1616高位的高位的c c

5、 端是此计数器的进位输出端，进位信号为端是此计数器的进位输出端，进位信号为y=1y=1。clk12341516173132rco（低）（低）ideal此时高位此时高位记数记数rco（低）（低）practical16cpcoff2562cpcoff161cpcoff计数器可逆，异步置数，计数器状态可控，进位（借位）计数器可逆，异步置数，计数器状态可控，进位（借位）负脉冲输出，最大（最小）标志输出负脉冲输出，最大（最小）标志输出 。2. 同步二进制可逆计数器同步二进制可逆计数器（74191）1)1)逻辑功能：逻辑功能：en、 rc：用于：用于同步级联。同步级联。en0，max/min1时，rco0

6、，en1，max/min1时，rco1 rco max/min ld 74ls191 q0 q1 q2 q3 (b) 逻辑功能示意图 d0 d1 d2 d3 en u/d cp 2) 2) 工作时序图：工作时序图：128 64 32 16 8 4 2 1cpcp010y yq3 q2 q1 q0q3 q2 q1 q0rcrccpcpenenu/du/d74ls19174ls191 max/min max/mind3 d2 d1 d0d3 d2 d1 d0（2 2） ldq3 q2 q1 q0q3 q2 q1 q0rcrccpcpenenu/du/d74ls19174ls191 max/min

7、max/mind3 d2 d1 d0d3 d2 d1 d0（1 1）ldm1616256构成构成 4n 位位 计数器计数器不要使用max/min做级联cp p+t u/d ldqdqcqbqa100011dcba100二进制加法计数二进制减法计数保持1功能表功能表作业题：作业题：p100，11逻辑符号逻辑符号qdqcqbqad c ba74ls169cpldoc(msb)ptu/d二二. 集成同步十进制计数器集成同步十进制计数器十进制（十进制（0000000010011001）同步加法计数器）同步加法计数器7416074160（7416274162）的引脚排列图、逻辑功能示意图与的引脚排列图、

8、逻辑功能示意图与7416174161相同。相同。7416074160：异步清零方式。：异步清零方式。7416274162：同步清零方式。：同步清零方式。7419074190：单时钟十进制同步可逆计数器，其引脚排列图和：单时钟十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与逻辑功能示意图与7419174191相同。相同。1. 1. 概述概述 co = tq3q2q1q0 co = q3 q2 q1 q0 co = tq3q2q1q0 异异步置步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000coq0q1q2q3d0d1d2d3cptp

9、ldcr 说说 明明 输输 出出输输 入入ct74ls160q3 q2 q1 q0q3 q2 q1 q0cococpcpepepetet74ls16074ls160rdrdldldd3 d2 d1 d0d3 d2 d1 d0q3 q2 q1 q0q3 q2 q1 q0cococpcpepepetet74ls16074ls160rdrdldldd3 d2 d1 d0d3 d2 d1 d0cpcpy y（个）（个）（十）（十）80 40 20 10 8 4 2 11m10108421码100进制三三. . 用中规模计数器构成任意进制计数器用中规模计数器构成任意进制计数器(1)清零法清零法(2)一次

10、预置法一次预置法(3)多次预置法多次预置法后后mm个状态个状态中间中间mm个状态个状态前前mm个状态个状态1. 1. 用用n n 计数器构成计数器构成m m 计数器计数器（1) 1) 清零法清零法自然态序自然态序m进制进制计数器计数器（0m-1)，利用，利用复位端复位端和和置数端置数端实现归零。实现归零。1) 1) 用同步复位端（置数端）归零（在用同步复位端（置数端）归零（在m-1m-1状态复位）状态复位）2) 2) 用异步复位（置数端）归零（在用异步复位（置数端）归零（在m m状态复位）：亚状态复位）：亚稳态。稳态。末态不同末态不同000100000010001101000101011001

11、1110001001101010111100110111101111过渡状态8进制计数器中，末态中为计数器中，末态中为“1 1”的输出端相与，使复位端（的输出端相与，使复位端（置数端）有效。置数端）有效。末末态态 q3 q2 q1 q0 ccp 74ls161pt ld d3 d2 d1 d0 crcp计数脉冲设置计数状态1不用端无效不用端无效末态：11001 1 0 0复位状态使复位端有效为1的输出端相与使复位端有效m=1274ls161 74ls161 四位二进制，异步复位，同步置数四位二进制，异步复位，同步置数 q3 q2 q1 q0 ccp 74ls162pt cr d3 d2 d1

12、d0 ld不用端无效回零：0000末态：01110 1 1 1设置计数状态1cp计数脉冲用置零法设计用置零法设计m=8cp q0 q1 q2 q3 ccp 74ls161pt cr d0 d1 d2 d3 ld q0 q1 q2 q3 ccp 74ls161pt cr d0 d1 d2 d3 ldn=193,1cp q0 q1 q2 q3 ccp 74ls162pt ld d0 d1 d2 d3 cr q0 q1 q2 q3 ccp 74ls162pt ld d0 d1 d2 d3 crn=26（同步级联、（同步级联、复位）复位）110进制 q3 q2 q1 q0 cocp 74ls161pt

13、 cr d3 d2 d1 d0 ld进位使ld有效1cp1m=1274ls161 74ls161 四位二进制，异步复位，同步置数四位二进制，异步复位，同步置数01001111（2) 2) 预置法：预置法：( (在末态置在末态置 初值）初值）1 ) 1 ) 利用进位置数，置初始值；利用进位置数，置初始值；cp q0 q1 q2 q3 cocp 74ls161pt cr d0 d1 d2 d3 ldq0 q1 q2 q3 cocp 74ls161pt cr d0 d1 d2 d3 ld 0 1 0 1 1 0 1 0m1661 q3 q2 q1 q0 cocp 74ls161pt cr d3 d2

14、 d1 d0 ldcp1 1利用利用74ls161设计一余设计一余3bcd码十进制计数器。码十进制计数器。余余3码的范围：码的范围：001111002 ) 2 ) 在末态置初始值；在末态置初始值； q3 q2 q1 q0 cocp 74ls161pt cr d3 d2 d1 d0 ldcp11m60000011001111000111011113 多次预置多次预置（输出对称波）（输出对称波）最高位输出方波。最高位输出方波。 q3 q2 q1 q0 cocp 74ls161pt cr d3 d2 d1 d0 ldcp11m1200000010001101000110011110001010101

15、111001110111138由二十进制编码器由二十进制编码器74ls147 74ls147 和同步十进制和同步十进制计数器计数器74lsl6074lsl60所组成所组成的可控分频器。试说明的可控分频器。试说明当输入控制信号当输入控制信号a a、b b、c c、d d、e e、f f、g g、h h、i i分别为低电平时分别为低电平时, ,由由y y输输出的脉冲频率是多少。出的脉冲频率是多少。假定假定cpcp脉冲的频率为脉冲的频率为10khz.10khz.74lsl6074lsl47 顺序脉冲（节拍）发生器顺序脉冲（节拍）发生器序列信号发生器序列信号发生器输出序列输出序列1001110011组

16、合与时序的综和应用组合与时序的综和应用组合电路模 m计数器q1q2qnzcp计数器译码电路cpcp脉冲输出脉冲输出计数器的计数器的m个状态个状态，产生，产生m路脉冲路脉冲计数器译码电路cpcp脉冲输出脉冲输出组成：组成：计数器译码电路计数器译码电路一、顺序脉冲（节拍）发生器一、顺序脉冲（节拍）发生器 cp q0 q1 q2 q3 计数器的计数器的m个状态，产生个状态，产生m路脉冲路脉冲移存型移存型计数型计数型环形环形扭环形扭环形1、 由环形计数器构成的节拍发生器由环形计数器构成的节拍发生器 cp m0 m1 m2 m3 特点：特点：结构简单，不必附加译码电路。但使用的触发器数目多，结构简单，不

17、必附加译码电路。但使用的触发器数目多，m m路顺序脉冲用了路顺序脉冲用了m m个触发器。个触发器。直接输出，不需译码直接输出，不需译码匹配的译码器应另行设计。匹配的译码器应另行设计。00001000110011101111001100010111 输入：输入：现态现态 输出：输出：m m个个d0d1d2d3q0q1q2q32、 由扭环形计数器构成的节拍发生器由扭环形计数器构成的节拍发生器y 0 y 7 y 6 x x x y 5 x y 2 x y 4 y 3 y 1 x x x q0 q1q2 q30001111000011110cp q0 q1 q2q3 译码函数 0 0 0 0 0 q0

18、 q3 （0线）1 1 0 0 0 q0 q1 （1线）2 1 1 0 0 q1 q2 （2线）3 1 1 1 0 q2 q3 （3线）4 1 1 1 1 q0 q3 （4线）5 0 1 1 1 q0 q1 （5线）6 0 0 1 1 q1 q2 （6线）7 0 0 0 1 q2 q3 （7线）00001000110011101111001100010111 1 0 0 x x x 0 x 0 x 0 0 0 x x x q0 q1q2 q30001111000011110y0y0输出输出300qqy q0 ff0 q0 q1 ff1 q1 q2 ff2 q2 q3 ff3 q3 cp 1d c1 1d c1 1d c1 1d c1 y0 y1 y2 y3 y4 y5 y6 y7 & & & & & & & & q0q1q2q3300qqy 101qqy 212qqy 323qqy 304qqy 105qqy 216qqy 327qqy c pq0q1q2q3y0y1y2y3y4y5y6y7计数器采用扭环型计数器可从根本上消除竞冒险现象，且