数电课后习题及答案

1、题 1.1 完成下面的数值转换： ( 1)将二进制数转换成等效的十进制数、八进制数、十六进制数。( 0011101 ) 2 购(11011.110 ) 2()2解： (0011101 ) 2 =1 X 24+ 1 X 23+ 1 X 22+ 1 X 2=(29)10(0011101) 2 =(0 011 101) 2= (35)8(0011101) 2 =(0001 1101)2= (1D)16 (27.75)10，(33.6)8，(1B.C)16； (439)10，(667)8，(1B7)16；(2) 将十进制数转换成等效的二进制数(小数点后取4位)、八进制数及十六进制数。(89) 10(1

2、800)103( 23.45 ) 10解得到：(1011001 )2, (131)8, (59)16; ) 2， (3410) 8， (708) 16 (10111.0111) 2, (27.31) 8, (17.7) 16；(3) 求岀下列各式的值。(54.2) 16?= () 10 购(127) 8?= () 163( 3AB6 )代?= () 4解 (84.125)10；(57)16:(3222312)4；题1.2 写岀5位自然二进制码和格雷码。题 1.3 用余 3 码表示下列各数 ( 8) 10购(7) 103( 3) 10解( 1) 1011 ；( 2) 1010；( 3) 0110

3、题 1.4 直接写岀下面函数的对偶函数和反函数。解题 1.5 证明下面的恒等式相等1、(AB+C)B=AB+BC=AB ( C+C)+ ( A+A)BC=ABC +ABC+ ABC + ABC= ABC+ABC+ ABC2、AB+B+AB=A+B+AB=A+B+B=A+B3 、左 =BC+AD , 对偶式为 (B+C)(A+D)=AB+AC+BD+CD右 =(A+B)(B+D) (A+C)(C+D) ,对偶式为： AB+AC+BD+CD 对偶式相等,推得左 = 右。4、 (A+C)(B+D)(B+D)= (A+C)(B+BD+BD)= (A+C)B=AB+BC题1.7 在下列各个逻辑函数中，当

4、变量 A、B、C为哪些取值组合时，函数Y的值为1。Y=AB+BC+AC= AB(C+C)+BC (A+A)+AC(B+B)=m7+m6+m1+m3使以上四个最小项为 1 时， Y 为 1.即： 111； 110 ； 011； 001( 2) 000,001,011,100( 3) 100,101,000,011,010,111( 4) 110,111,010题 1.8 列岀下面各函数的真值表题 1.9 在举重比赛中，有甲、乙、丙三名裁判，其中甲为主裁判，乙、丙为副裁判，当主裁判和一名以上 (包括一名)副裁判认为运动员上举合格后，才可发岀合格信号。列岀该函数的真值表。设 A 为主裁判，真值表如下

5、表所示。题 1.10 一个对 4 逻辑变量进行判断的逻辑电路。当 4 变量中有奇数个 1 岀现时，输岀为 1 ；其他情况，输岀 为 0。列岀该电路的真值表，写岀函数式。题 1.11 已知逻辑函数真值表如右表所示，写出对应的函数表达式 将 Y 为 1 对应的最小项相加，就可以得到函数式。 Y=m1+m2+m4+m5+m7=ABC+ ABC+ ABC+ ABC+ ABC 同理可以得到题 1.12 的函数式： Y= ABCD+ABCD+ABCD+ABCD+ABCD+ ABCD+ABCD+ABCD题 1.13 写出如下图所示的各逻辑图对应的逻辑函数式。 题 1.14 写出如下图所示的各逻辑图对应的逻辑

6、函数式。 Y1=(A+B) C) +(CD) Y2=(AB)E+(BCD)E) 题 1.15 利用公式法将下列各函数化为最简与或式。(1) Y=ABC+A+B+C=BC+A+B+C= C+A+B+C =1(2) Y=(ABC) +(AB) =A+B+C+A+B =1(3) Y=ABCD+ABD+ACD =AD(BC+B+C) =AD(4) Y=AB (ACD+(AD+BC) ) (A+B)= AB (ACD+(AD+BC) ) (AB) =0(5) Y=AC (CD+AB) +BC(B+AD) +CE) = BC(B+AD) (CE) =ABCDE(6) Y=AC +ACD+ABEF +B(D

7、+E)+BCDE+ BCDE+ABEF= AC +AD+ABEF +B(D+E)+BC (D+E)+ABEF=AC+AD+B(D+E) +AE (B O F)题 1.16 写出下图中各逻辑图的逻辑函数式，并化简为最简与或式。(a) Y=(ABC) (BC) ) =ABC+BC(b) Y=(A+B)+(A+B) +(B+C) ) = (A+B)(A+B)(B+C)=(AB+AB) (B+C)=AB+ABC(c) Y1=(AB) (ADC) ) =AB+ ADCY2=(AB) (ADC) (ACD)(ACD)=AB+ ADC+ACD+ACD= AB+ ADC+ACD+ACD(d) Y1=(AB)

8、+(A+B)C) ) =AB+ +(A+B)C=AB+BC+ACY2=(A+B)+C=BC+AC题1.17 将下列各函数式化为最小项之和的形式Y=ABC+AC+BC=ABC+A(B+B)C+(A+A)BC =ABC+ABC+ABC+ ABCY=AB+(BC)(C+D) =AB+B+C+D =B+C+D=E m(0,1,2,4,5,6,7,8,9,10,12,13,14,15) Y=ABCD+BCD+AD=E m(1,3,5,7,9,15)Y=(A+B)(C+D)=A O B+C O D =E m(0,1,2,3,4,7,8,11,12,13,14,15)题2-1 三极管的开关特性指的是什么？什

9、么是三极管的开通时间和关断时间？若希望提高三极管的开关速 度，应采取哪些措施？解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导通之间转换，三极管输出信号随输入信 号变化的动态过程称开关特性。(是三极管发射结由宽变窄及基区开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间建立电荷所需时间)关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间(主要是清除三极管内存储电荷的时间)三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速度就是减小开关时间。因为有的大小是决定三极管开关时间的主要参数。所以为提高开关速度通常要减轻三极管饱和深度题2-2试写岀三极管的饱和

10、条件,并说明对于题图 饱和.解：三极管的饱和判断条件为iB I BS所以，能使未达到饱和的三极管饱和的方法： 题2-3电路如图2-63所示，其三极管为硅管，小于何值时，三极管 T截止；大于何值时，三极管2-62的电路，下列方法中，哪些能使未达到饱和的三极管=20，试求T饱和；题2-5为什么说TTL反相器的输入端在以下4种接法下都属于逻辑0?(1) 输入端接地。(2) 输入端接低于0.8V的电源。输入端接同类门的输岀低电压0.2V。(4)输入端接200解：(2)因为TTL反相器VIL(max)=0.8V,相当于输入低电平。4)因为TTL反相器接的输入端负载题2-6为什么说TTL反相器的输入端在以

11、下4种接法下都属于逻辑1 ?(1) 输入端悬空。(2) 输入端接高于2V的电源。(3) 输入端接同类门的输岀高电压3.6V。(4) 输入端接10k的电阻到地。A端接高电平的情况相同，输(1) 如果输入端 A悬空，由下图 TTL反相器电路可见，反相器各点的电位将和岀也为低电平。所以说TTL反相器的输入端悬空相当于接高电平。(2) 因为TTL反相器 VIH皿讯=2.0V输入端接高于 2V的电源相当于输入高电平。(此时反相器输岀低电平)电阻到地相当于接高(4)因为TTL反相器接的输入端负载，则TTL反相器输岀低电平。所以输入端接的电平。题2-7指岀图2-65中各门电路的输岀是什么状态(高电平、低电平

12、或高阻态)。已知这些门电路都是74系列的TTL电路。解：根据TTL反相器电路输入端负载特性：关门电阻开门电阻同时考虑图中各逻辑门的功能特点：题2-8说明图2-66中各门电路的输岀是高电平还是低电平。已知它们都是74HC系列的CMOS电路。解：根据CMOS门在输入正常工作电压0VDD时，输入端的电流为“0的特点，则接输入端电阻时，电阻两端几乎没有压降值。答案如下：题2-9用0C门实现逻辑函数Y =(AB) (BC ) D 画岀逻辑电路图。题2-10分析题图2-67所示电路，求输入 S1、S0各种取值下的输岀 Y，填入 2.11在题图2-68所示的TTL门电路中，要实现下列规定的逻辑功能时，其连接

13、有无错误？如有错误请改正。Y1=(AB)CD)丫2 TAB)Y3=(AB+C)(a)(b)(c)解：原图都有错误：(a) 图的普通TTL门不可输岀端 线与”连接，TTL门只有OC门可输岀端线与连接；(b) 图应把接 VCC处改为接逻辑 “ 0；才能实现；(c) 图原来不能实现；原图需作如下修改：题2-15试说明在下列情况下，用万用表测量图2-71中的端得到的电压各为多少：(1) 悬空；(2) 接低电平(0.2V )；(3) 接高电平(3.2V )；(4) 经51电阻接地；(5) 经10k电阻接地。图中的与非门为 74系列的TTL电路，万用表使用 5V量程，内阻为20 k/V解：根据TTL门电路

14、输入端负载特性和(1) 悬空时：图2-71的等效电路如图 通，总电路等同一个反相器。万用表相当一个 Q )，根据反相器输入端负载特性，则TTL与非门的逻辑功能解题。(a)所示，20k悬空的端连接的发射结不导通，只有 以上的大电阻接在和地之间端的发射结导因为 20k (2.0k=1.4V。VB1被箝位在0.9V,此时接端的发射结也导通,2) 接低电平(0.2V )时：连接端的发射结导通,发射结压降0.7V，因此 =0.2V。值不同)题 2-16于多少？解：因为若将图2-71中的门电路改为CMOS门在输入工作电压(为0,则给岀的五种状态时测得的题3.1分析如图示电路的逻辑功能。CMOS与非门，试说

15、明当为题 2-15给岀的五种状态时测得0VDD )时，输入端电流为0,所以万用表的等效内阻(20K均为0V。的各等)压降(3)接高电平(3.2V )：情况同(1)，则=1.4V。(4)经51 电阻接地：图2-71的等效电路如图(b)所示，由图可由下式求得的电压值：求得=0.05V,则=0.05V(5)经10k电阻接地：则=1.4V (此时也为1.4V，只是10k电阻上和20k电阻上各自的电流ABCYY=(A +B )(A+B)C)=AB+(A+B)C=AB+AC+BC三人表决电路。题3.2 如图所示电路中 S1S0取不同值时输岀 Y的逻辑表达Y=(A S1)+(B S1) S0题3.3 编码器

16、的逻辑功能是什么？普通编码器和优先编码主要区别是什么？编码器是将m路输入数据按一定规律编成n位二进制码，。普通编码器和优先编码器的主要区别是 器只能处理某一时刻只有一路有效的信号，优先编码器允 号同时有效，但某一时刻只能对优先级别最高的信号编0 0 00 0 10 100 1 110 000010式。S1S010 1Y0 01 1 00 11 1 11 01 1A+B (A+B) (AB)AB器的普通编码 许多路信 码。题3.4 若区分30个不同的信号，应编成几位码，若用74HC148构成这样的编码器应采用几片74HC1482430111、111 000，所以电路能自启动。(3) 绘岀电路图【

17、题5.17】利用D触发器设计一个同步七进制加法计数器。状态方程：DFF特性方程:驱动方程：检验自启动：由卡诺图可知 111 000，所以电路能自启动。(3)绘岀电路图(略)【题5.18】设计一个数字钟电路，要求能用24小时制显示时、分、秒。解：设计提示：1、分别实现24、60、60进制三个计数器，用以实现时、分、秒三个模块；2、利用串行进位法将三个模块级联，秒模块输入1Hz频率的时钟信号；3、 每个模块通过显示译码器(如7448、7449)连接到数码管上，进行时间的显示。电路图略。题6.1 试说明ROM和RAM的区别，它们各适用于什么场合？题6.2 试说明PROM种类，以及擦除和写入方法。题6

18、.3 试说明SRAM和DRAM存储原理有何不同？题6.4 一块ROM芯片有10条地址线，8条数据线，试计算其存储容量是多少？题6.5某计算机具有16位宽度的地址总线和8位宽度的数据总线，试计算其可访问的最大存储器容量是多少？如果计算机已安装的存储器容量超过此数值，会怎样？题6.6 试用512 X 4的RAM芯片构成512 8的存储器。题6.7 试用256 X 4的RAM芯片构成1024 ?4的存储器。需要一个怎样规格的二进制译码器？题6.8 试说明Flash ROM有何特点和用途，与其他存储器比较有什么不同？题6.9 试说明CPLD和FPGA各代表什么，其可编程原理各是什么？题6.10 试用V

19、HDL语言设计六进制加法计数器。题6.1 试说明ROM和RAM的区别，它们各适用于什么场合？RAM答：ROM断电后数据仍能保留，而RAM内数据会丢失；ROM主要适合要求数据永久存储的场合，而适合临时存储数据。题6.2 试说明PROM种类，以及擦除和写入方法。答：PROM主要包括 OTPROM、UVEPROM、EEPROM ;紫外线擦除、FN隧道穿越擦除和写入 （隧道注入），以及热电子注入写入（雪崩注入）。题6.3 试说明SRAM和DRAM存储原理有何不同？答：SRAM利用触发器电路存储数据，能长期自行存储数据；而DRAM利用电容效应存储数据，由于电容的漏电特性，DRAM本身不能长期保存数据，需

20、要控制电路配合使用。题6.4 一块ROM芯片有10条地址线，8条数据线，试计算其存储容量是多少？答：210 8比特=8K比特=1K字节。题6.5某计算机具有16位宽度的地址总线和 8位宽度的数据总线，试计算其可访问的最大存储器容量是多 少？如计算机已安装存储器容量超过此数值，会怎样？答：216 8比特。如果超岀此数值，超岀部分计算机不能直接访问（使用）。题6.6 试用512 X 4的RAM 芯片构成 512 8的存储器。题6.7 试用256 X 4的RAM芯片构成1024 4的存储器。需要一个怎样规格的二进制译码器？需要一个2线到4线的二进制译码器，输出低电平有效。题6.8 试说明Flash

21、ROM有何特点和用途，与其他存储器比较有什么不同？答：Flash ROM集成度高、成本低，适合便携设备长期存储数据。Flash ROM属于ROM，断电数据不丢失，集成度比EEPROM更高、容量更大、价格更低，擦除速度快。题6.9 试说明CPLD和FPGA各代表什么，其可编程原理各是什么？答：CPLD是复杂可编程逻辑器件的简写，FPGA是现场可编程门阵列的简写；CPLD基于乘积项编程原理，而FPGA则是基于查找表的编程原理。题7.5 试用555定时器设计一个单稳态触发器，要求输岀脉冲宽度在15s范围内连续可调，取定时电容C=10 卩 F tW=1 5s,题7.6用555定时器连接电路，要求输入如

22、图所示，输岀为矩形脉冲。连接电路并画出输出波形。题7.7用555定时器构成的多谐振荡器，欲改变其输岀频率可改变哪些参数。欲改变输岀频率可改变R1,R2,C,VCC,VCO 。题7.8若用555定时器构成一个电路，要求当VCO端分别接高、低电平时，VO端接的发声设备能连续发岀高、 低音频率，连接电路并写出输出信号周期表达式。用多谐振荡器：输岀频率会随 VCO的变化而变化。题7.9 如图7-40所示的电路中 L1，L2，L3分别是什么电路。若R仁R2=48K Q，C=10卩F，输岀信号 VO的频率是多少。L1为多谐振荡器；L2为施密特触发器；L3为单稳态触发器。施密特触发器和单稳态触发器均不改变输

23、入信号的频率，VO的频率仅由L1的频率决定。题7.10 如图7-41所示的电路是由 555定时器构成的开机延时电路。给定 C=25卩F，R=91k Q，VCC=12V，计算常闭开关S断开后，经过多长时间跳变为高电平。可用电阻两端电压计算时间S断开，电阻 R上的电压降到 1/3Vcc也可用电容两端电压计算时间：两种方法结果相同S断开，电阻 C上的电压上升到 2/3Vcc(a) 用施密特触发器。(b) 用单稳态触发器加反相器。(c) 输入信号经微分电路使其变成窄脉冲，然后用单稳态触发器再加反相器。题7.13图中，在 VI输入下用什么样的电路可以得到VO的波形。(a) 先用施密特触发器变成矩形脉冲，

24、然后再用单稳态触发器。(b) 先将输入信号用反相器，然后用两级单稳态触发器。解：题8.2 在如图&28所示的DAC电路中，给定，试计算：(1)输入数字量的每一位为1时在输岀端产生的电压值。解：倒T形电阻网络DAC的公式1 )-每一位的 1在输岀端产生的电压分别为25V， 1.25V， Q625V， 0.313V， ：0.156V，78.13mV，?39.06mV，：19.53mV，9.77mV，4.88mV。4.995V，0V 和 25V。题8.3 对于一个 8位DAC :(1) 若最小输岀电压增量为0.02V，试问当输入代码为 01001111时，输岀电压为多少？(2) 若其分辨率用百分数表

25、示，则应是多少？解：(1)最小输岀电压增量对应输岀代码最低位为1的情况(即输入代码为00000001 )，所以当输入代码为01001111时，输岀电压为(2) DAC的分辨率用百分数表示最小输岀电压与最大输岀电压之比。对于该8位DAC ,其分辨率用百分数表示为题8.4 如图8-29所示是用 CB7520和同步十六进制计数器 74LS161组成的波形发生器电路。已知CB7520 如果要求转换时间不得大于 10 则 所以要求时钟频率大于 1.2MHz的，试画岀输岀电压的波形，并标岀波形图中各电压的幅度。题8.5用一个4位二进制计数器 74LS161、一个4位数模转换电路和一个 图8-30所示波形的波形发生器电路。题8.6若ADC (包括取样一保持电路)输入模拟电压信号的最高变化频率为 是多少？完成一次模数转换所用的时间上限是多少？解：取样频率下限 20kHz，所用时间上限 50题8.7 在10位逐次渐近型 ADC中，其DAC输岀电压波形与输入电压如图 (1)(2)求转换结束时，该 ADC的数字输岀状态为多少? 若该DAC的最大