数字电路与数字逻辑第三章3_第1页
数字电路与数字逻辑第三章3_第2页
数字电路与数字逻辑第三章3_第3页
数字电路与数字逻辑第三章3_第4页
数字电路与数字逻辑第三章3_第5页
已阅读5页,还剩32页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、14.三态输出ttl门(ts门)(1)三态输出与非门组成及工作原理(a)控制端高电平有效)控制端高电平有效bavcct4t1t2t5ydp11enenenen &ba国标符号国标符号yenenba曾用符号曾用符号yenen2ba曾用符号曾用符号yenen(b)控制端低电平有效)控制端低电平有效bavcct4t1t2t5ydp1enenenen &ba国标符号国标符号yenen图图3.2.24 3.2.24 三态与非门三态与非门3(2)典型用途构成总线结构图图3.2.25 3.2.25 用三态门构成总线结构用三态门构成总线结构enen 1a1g1enen1 1enen 1a2g2enen2 2e

2、nen 1angnenenn n4双向数据传输图图3.2.26 用三态门实现数据的双向传输用三态门实现数据的双向传输enen 1d0enenenen 1d1总总线线d0/d15例1 写出下图电路的输出表达式。enen 1ab benen 1f1&解:当b=0时,当b=1时,f=a;f=a 。所以,f=ab+aba1a0bf的卡诺图6例2 如下图所示电路、及其输入信号的波形,试画出输出信号p和g的电压波形并写出p的逻辑表达式。enen &ab bp&cdgabcdgp解:当c=0时,当c=1时,p=ab+d 。所以,p=abc+dp=d;7第三节 ecl和i2l门电路简介进一步提高速度而研制的。

3、是ttl、cmos、i2l、ecl电路中工作速度最快的一种。一、ecl门电路原因:ecl门电路中三极管工作在非饱和和浅截止状态;ecl门电路中电阻阻值小,且逻辑摆幅(高、低电平之差)低。82.工作原理3.参数tpd一般为35ns 目前已能减小至0.1ns以内。高电平-0.8v、低电平-1.6v、阀值电压、 噪声容限在0.2v左右;vvt2 . 11.组成电流开关、基准电压源、射极输出器。9vee(5.2v)(a) 电路电路10ba1 qp+baqp(b)国标符号(c)曾用符号图3.3.1 典型ecl或/或非门电路11由于是射极输出,可实现“线或”功能。4.应用ecl电路的产品限于中、小规模集成

4、电路(由于功耗大),主要用于高速,超高速的数字系统和设备当中。(国产ecl电路分为ce10k、ce100k两个系列)y1=a+b+c+dy2=a+b+c+dba1 dc1 y2y1120v-0.8v-1.6v-0.8vp=p1+p2+p3p1p2p3注:13例3 写出下图所示ecl电路的输出表达式 f1 、f2 和 f3 。111f1f2f3abcdefg解:ecl电路的输出端可以并联,实现“线或”功能。f1=a+bf2=c+d+e+f+gf3=a+b+c+d+e+f+g14二、i2l门电路veet1t2bec1c2c3进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单,且功耗低。1.

5、i2l基本逻辑单元的工作原理图3.3.2 i2l基本逻辑单元15(a)或门16图3.3.3 i2l基本门电路(b)或门172.参数高电平0.7v,低电平0.1v; 一般tpd 10ns。3.应用目前i2l电路主要用于制作大规模集成电路的内部逻辑电路(为提高抗干扰能力,接口电路与ttl电平兼容),很少用来制作中、小规模集成电路。18第四节 cmos门电路cmos门电路的特点:cmos反相器(串联互补)、cmos传输门(并联互补)是cmos集成电路的基本组件。制作工艺简单,集成度高;工作电源允许的变化范围大,功耗低;输入阻抗高,扇出系数大;抗干扰能力强。19一、cmos反相器1.电路结构:nmos

6、、pmos管串联互补。 开启电压 分别为utn、utp ,为正常工作,要求:vdd utp + utn2.工作原理设utp= -3v,utn=3v,vdd=10v。(1)uil=0v 20(b)逻辑符号)逻辑符号1ap图3.4.1 cmos反相器 21310onr1291010offrddddonoffoffohvvrrru(2)uih=vdd0olut1 、t2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。223.电压传输特性和电流转移特性图图3.4.2 3.4.2 电压传输特性和电压传输特性和电流转移特性电流转移特性uiidabcde f(b)电流转移特性)电流转移特性ouivd

7、duoutnabcde fututpvddo(a)(a)电压传输特性电压传输特性23 静态参数:ddtvu21噪声容限:uol=0v, uoh=vdd (电压利用率高)在cc4000系列cmos电路的性能指标中规定:在输出高、低电平的变化不大于10%vdd的条件下,输入信号低,高电平允许的最大变化量。24ddoffonvuu21ddddddoloffnlvvvuuu4 .01 .05 .0(max)ddddddonohnhvvvuuu4 .05 .09 .0(min)unhunl1010uiuouoh(min)11uouig1g2输入端噪声容限示意图uol(max)uonuoff254.加电后

8、,cmos器件输入端不能悬空输入电位不定(此时输入电位由保护二极管的反向电阻比来决定),从而破坏了电路的正常逻辑关系;由于输入阻抗高,易接受外界噪声干扰,使电路产生误动作;极易使栅极感应静电,造成栅击穿。26二、其它类型的cmos电路两个反相器的负载管并联,驱动管串联。1.cmos与非门(1)电路结构27&bap(b)逻辑符号)逻辑符号图图3.4.3 cmos与非门与非门28输出阻抗变化大;a b p ro 0 0 1 ron /2 0 1 1 ron 1 0 1 ron 1 1 0 2ron p=a+b存在的缺点:输入端数目,uol , unl。(2)工作原理29ba1p111图图3.4.4

9、 带缓冲级的带缓冲级的cmos与非门与非门302.cmos 或非门(1)电路结构两个反相器的负载管串联,驱动管并联。(2)工作原理输出阻抗变化大;存在的缺点:输入端数目,uoh, unh。311bap(b)逻辑符号)逻辑符号图图3.4.5 cmos或非门或非门32ba1p&11图图3.4.6 带缓冲级的带缓冲级的cmos或非门或非门33例4 写出下图cmos电路的逻辑表达式。1abp2vddenen 1ba逻辑符号逻辑符号p2解:当b=0时,当b=1时,p2 = a;p2 为高阻态。343.cmos双向传输门(1)电路结构 nmos、pmos管并联互补。(2)工作原理c=1时传输,c=0时关断。c=1时 ;n管导通;p管导通tnddiuvu0dditpvuutputndduv 0vdd35tgccoiuu /iouu /ccoiuu /i

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论