第6章存储器及其接口

1、1第6章 存储器及其接口n教学重点教学重点n半导体存储器的分类半导体存储器的分类n芯片芯片 sram 61146和和 dram 2116n芯片芯片eprom 2716 n存储器与存储器与cpu的连接的连接n本章主要讨论半导体存储器及组成主存的方法本章主要讨论半导体存储器及组成主存的方法26.1 存储器的分类与组成n微型计算机的存储结构微型计算机的存储结构n寄存器寄存器位于位于cpu中中n主存主存由半导体存储器由半导体存储器(rom/ram)构成构成n辅存辅存指磁盘、磁带、指磁盘、磁带、磁鼓、光盘等大容量存储磁鼓、光盘等大容量存储器，采用磁、光原理工作器，采用磁、光原理工作n高速缓存高速缓存(c

2、ache)由静态由静态ram芯片构成芯片构成np211图图6.1内存外存与内存外存与cpu的连接的连接cpu（寄存器）（寄存器）cache（高速缓存）（高速缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）36.1.1 半导体存储器的分类n按制造工艺分类按制造工艺分类n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nmos型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性分类按使用属性分类n随机存取存储器随机存取存储器 ram：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器 rom：只读、断电不丢失只读、断电不丢失详细分类，请看图示详细分类，

3、请看图示4图6.2 半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （rom）随机存取存储器随机存取存储器（ram）静态静态 ram（sram）动态动态 ram（dram） 非易失非易失 ram（nvram）掩膜式掩膜式rom一次性可编程一次性可编程 rom（prom） 紫外线擦除可编程紫外线擦除可编程 rom（eprom）电擦除可编程电擦除可编程 rom（eeprom）5读写存储器ram类型类型构成构成速度速度集成度集成度应用应用sram触发器触发器快快低低小容量系统小容量系统dram极间电容极间电容慢慢高高大容量系统大容量系统nvram带微型电池带微型电池快快低低小容量非易

4、失小容量非易失6只读存储器romn掩膜掩膜rom：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nprom：允许一次编程，此后不可更改允许一次编程，此后不可更改neprom：用紫外光擦除，擦除后可编程；并用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程允许用户多次擦除和编程neeprom（e2prom）：）：采用加电方法在线进采用加电方法在线进行擦除和编程，也可多次擦写行擦除和编程，也可多次擦写nflash memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的eeprom，但只能按块（，但只能按块（block）进行擦除）进行擦除76.1.2 半导体存储器的组成1. 存储体存储

5、体由基本存储电路构成，用来存储信息，由基本存储电路构成，用来存储信息，通常排列成矩阵，其地址线的位数与存储单元的通常排列成矩阵，其地址线的位数与存储单元的个数有关个数有关 2n=n。2. 地址选择地址选择电路电路根据输入的地址编码来选中芯片根据输入的地址编码来选中芯片内某个特定的存储单元内某个特定的存储单元,分单译码、双译码。分单译码、双译码。3. 读写电路与控制电路读写电路与控制电路-包括读写放大器包括读写放大器(处于数据处于数据总线和被选中单元之间总线和被选中单元之间)，数据缓冲数据缓冲电路电路(数据输入数据输入输出通道输出通道)，片选控制端片选控制端cs和和读写读写控制逻辑。控制逻辑。p

6、214图图6.4 。8地址译码电路译译码码器器a5a4a3a2a1a06301存储单元存储单元64个单元个单元行行译译码码a2a1a0710列译码列译码a3a4a501764个单元个单元单译码结构p245双译码结构p2469sram 芯片的内部芯片的内部结构结构di行行地地址址译译码码列地址译码列地址译码a3a2a1a0a4 a5 a6 a710015151csoewe输入缓冲输入缓冲输出输出缓冲缓冲基本存储基本存储单元单元列选通列选通106.2 随机存取存储器ram6.2.1 静态随机存取存储器静态随机存取存储器1. sram基本存储电路基本存储电路112. sram的组成123. sram

7、的读写过程n1）读出：地址被送到）读出：地址被送到ram的地址输入端，经的地址输入端，经x、y译码，产生行选、列选信号，选中单元，同时读控译码，产生行选、列选信号，选中单元，同时读控制信号和片选信号将输出缓冲的三态门打开，所存制信号和片选信号将输出缓冲的三态门打开，所存信息出现在信息出现在db上。上。n2）写入：同上先选中单元，同时写信号和片选将）写入：同上先选中单元，同时写信号和片选将打开输入缓冲三态门，打开输入缓冲三态门，db上的信息被送入单元。上的信息被送入单元。n3）存储状态：某单元不被选中，其基本存储电路）存储状态：某单元不被选中，其基本存储电路与与db是隔离的，是隔离的，db上的信

8、息不会对该单元起作用，上的信息不会对该单元起作用，该单元处于存储状态。该单元处于存储状态。134. sram芯片举例n常用的有常用的有2114、2142、6116、6264n6116的存储容量为的存储容量为2k8n24个个引脚：引脚：n11 根地址线根地址线 a10a0n8根数据线根数据线 i/o7i/o0n片选片选 csn读写读写 wen输出允许输出允许oen存储体存储体128 128 p2171 12 23 34 45 56 67 78 89 910101111121224232221201918171615vcca8a9weoea10i/o7i/o6i/o5a7a6a5a4a3a2a1a

9、0i/o0i/o1i/o2gnd1314i/o2i/o3i/o414sram芯片6264n存储容量为存储容量为 8k8n28个引脚：个引脚：n13 根地址线根地址线 a12a0n8 根数据线根数据线 d7d0n2 根片选根片选 cs1、cs2n读写读写 we、oenp218例例+5v-wecs2a8a9a11-oea10-cs1d7d6d5d4d3nca12a7a6a5a4a3a2a1a0d0d1d2gnd123456789101112131428272625242322212019181716151532k8的sram芯片62256123456789101112131415161718192

10、02122232425262728a14a12a7a6a5a4a3a2a1a0d0d1d2gndd3d4d5d6d7csa10oea11a9a8a13wevcc62256引脚图引脚图a14a13a12a11a10a9a8a7a6a5a4a3a2a1a0oecswed7d6d5d4d3d2d1d062256逻辑图逻辑图166.2.2 动态随机存取存储器ndram以以mos管栅极电容是否充有电荷来存管栅极电容是否充有电荷来存储信息。储信息。n基本存储电路有基本存储电路有4管、管、3管和单管等。管和单管等。np320 3管。管。172）单管动态基本存储电路写入：字选线为写入：字选线为1，t1导通，信

11、息由导通，信息由d存入存入cs。读出：字选线为读出：字选线为1，t1导通，导通，cs上的信上的信息通过息通过t1送到送到d线。线。信息读出后，信息读出后，cs上上的电压下降，要保的电压下降，要保存原信息，必须重存原信息，必须重写，外围电路复杂。写，外围电路复杂。182. 动态ram芯片举例nintel 2116单管动态单管动态ram芯片，芯片，16k 1，16个引脚。个引脚。n7条地址线，采用分时复用技术，按行条地址线，采用分时复用技术，按行(ras)、列地址列地址(cas)分分2次引入芯片。单元选中后次引入芯片。单元选中后we信号决定是写还是读。信号决定是写还是读。nras兼做片选信号。兼做

12、片选信号。na6a0也用作刷新地址的输入。也用作刷新地址的输入。19dram芯片芯片的内部结构 t5t4t3t2t1vdd读出再生读出再生放大电路放大电路列列128列列2dindout列列1行行128行行66行行65行行64行行2行行1i/o缓冲缓冲单管基本单管基本存储单元存储单元读出再生读出再生放大电路放大电路20动态ramn采用采用行地址和和列地址来来确定一个单元；确定一个单元；n行列地址行列地址分时传送，传送， 共用一组地址线；共用一组地址线；n地址线的数量仅地址线的数量仅 为同等容量为同等容量sram 芯片的一半。芯片的一半。dram还有还有2164、3764、4164等等行1地0址0

13、 01 0 0 0列地址21dram芯片2164n存储容量为存储容量为 64k1n16个个引脚：引脚：n8 根地址线根地址线a7a0n1 根数据输入线根数据输入线dinn1 根数据输出线根数据输出线doutn行地址选通行地址选通 rasn列地址选通列地址选通 casn读写控制读写控制 wen/cdinwerasa0a2a1vddvsscasdouta6a3a4a5a712345678161514131211109222164n存储体由存储体由4个个128 128的存储矩阵。的存储矩阵。n7条行地址产生条行地址产生128个行选信号，个行选信号，7条列地址条列地址产生产生128个列选信号，同时加到

14、个列选信号，同时加到4个存储矩阵个存储矩阵上，选中上，选中4个单元，最后由个单元，最后由ra7和和ca7选中选中1个个单元进行读写。单元进行读写。nwe为高，读，为高，读，we为低，写。为低，写。23dram 2164的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新n行地址选通行地址选通ras有效，传送行地址，在有效，传送行地址，在4个存储个存储矩阵中都选中矩阵中都选中1行，每次同时刷新行，每次同时刷新512个单元。个单元。n列地址选通列地址选通cas无效，没有列地址无效，没有列地址n没有数据从芯片中输出，也没有数据输入芯片没有数据从芯片中输出，也没有数据输入芯片n每隔固定的时间（约

15、每隔固定的时间（约15us） dram必须进行一必须进行一次刷新，次刷新，2毫秒（毫秒（128次）可将次）可将dram全部刷新全部刷新一遍。一遍。24静态ram的特点特点：特点：n用双稳态触发器存储信息。用双稳态触发器存储信息。n速度快（速度快（5ns），不需刷新，外围电路比较简单，），不需刷新，外围电路比较简单，但集成度低（存储容量小，约但集成度低（存储容量小，约1mbit/片），功耗大。片），功耗大。n在在pc机中，机中，sram被广泛地用作高速缓冲存储器被广泛地用作高速缓冲存储器cache。n对容量为对容量为m*n的的sram芯片，其地址线数芯片，其地址线数=2m（2n=m)；数据线数；

16、数据线数=n。反之，若。反之，若sram芯片的地芯片的地址线数为址线数为k，则可以推断其单元数为，则可以推断其单元数为2k个。个。25动态ram的特点n特点：特点：ndram是靠是靠mos电路中的栅极电容来存储信息的，由于电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为容不丢失（称为动态刷新），所以动态），所以动态ram需要设置需要设置刷新电路，相应外围电路就较为复杂。电路，相应外围电路就较为复杂。n刷新定时间隔一般为几微秒几毫秒刷新定时间隔一般为几微秒几毫秒ndram的特点是集成度高（存储容量大，

17、可达的特点是集成度高（存储容量大，可达1gbit/片片以上），功耗低，但速度慢（以上），功耗低，但速度慢（10ns左右），需要刷新。左右），需要刷新。ndram在微机中应用非常广泛，如微机中的内存条（主在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用存）、显卡上的显示存储器几乎都是用dram制造的。制造的。266.3 只读存储器(rom)n6.3.1 只读存储器存储信息的原理和组成只读存储器存储信息的原理和组成np222 图图6.15 6.16276.3.2 6.3.2 只读存储器的分类只读存储器的分类不可编程掩模不可编程掩模rom一次性可写一次性可写rom可读写可

18、读写rom分分 类类eprom（紫外线擦除）（紫外线擦除）eeprom（电擦除）（电擦除）28只读存储器(rom)位线位线地地址址译译码码a1a0字线字线3字线字线2字线字线1字线字线011100100vddd0d1d2d3掩膜式掩膜式rom位位线线字选线字选线熔丝熔丝vcc熔丝式熔丝式prom 29可擦除的可编程的只读存储器epromneprom 芯片顶部开有一个圆形的石英窗口，芯片顶部开有一个圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息n使用专门的编程器（烧写器）使用专门的编程器（烧写器） 对对eprom芯芯片进行编程片进行编程n编程后，应贴

19、上不透光的封条编程后，应贴上不透光的封条n出厂时，每个基本存储单元存储的都是信息出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将，编程实际上就是将“0”写入某些基本写入某些基本存储单元存储单元30eprom的存储结构浮置栅雪崩注入型浮置栅雪崩注入型场效应管场效应管多晶硅多晶硅浮置栅浮置栅漏极漏极d源极源极s- - -n基底基底sio2sio2+字选线字选线位位线线浮置栅场效浮置栅场效应管应管eprom基本存储结构基本存储结构vccpp31eprom芯片2716n存储容量为存储容量为 2k8n24个个引脚：引脚：n11 根地址线根地址线 a10a0n8 根数据线根数据线 do7do

20、0n片选片选/编程编程 ce/pgmn读写读写 oen编程电压编程电压 vppvdda8a9vpp-oea10ce/pgmo7o6o5o4o3123456789101112242322212019181716151413a7a6a5a4a3a2a1a0o0o1o2vss32eprom 2716的功能工作方式工作方式待用待用读出读出读出禁止读出禁止编程写入编程写入编程校验编程校验-ce/pgm100正脉冲正脉冲0-oe0110vcc5v5v5v5v5vvpp5v5v5v25v25vdo7do0高阻高阻输出输出高阻高阻输入输入输出输出33eprom芯片2764n存储容量为存储容量为 8k8n28个

21、个引脚：引脚：n13 根地址线根地址线 a12a0n8 根数据线根数据线 d7d0n片选片选 cen编程编程 pgmn读写读写 oen编程电压编程电压 vppvppa12a7a6a5a4a3a2a1a0d0d1d2gndvccpgmnca8a9a11oea10ced7d6d5d4d31234567891011121314282726252423222120191817161534eprom 2764的功能工作方式工作方式读出读出读出禁止读出禁止待用待用intel标识标识标准编程标准编程intel编程编程编程校验编程校验ce0010000oe010110pgm1112v负脉冲负脉冲负脉冲负脉冲1

22、a91vpp5v5v5v5v25v25v25vdo7do0输出输出高阻高阻高阻高阻输出编码输出编码输入输入输入输入输出输出35eprom芯片2725612345678910111213141516171819202122232425262728vppa12a7a6a5a4a3a2a1a0d0d1d2gndd3d4d5d6d7cea10oea11a9a8a13a14vcc27256引脚图引脚图a14a13a12a11a10a9a8a7a6a5a4a3a2a1a0ce oed7d6d5d4d3d2d1d027256逻辑图逻辑图36电可擦除的可编程序的rom（eeprom）n用加电方法，进行在线（无

23、需拔下，直接在用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）电路中）擦写（擦除和编程一次完成）n有字节擦写、块擦写和整片擦写等方法有字节擦写、块擦写和整片擦写等方法n并行并行eeprom：多位数据线：多位数据线n串行串行eeprom：1位数据线位数据线37eeprom芯片2817an存储容量为存储容量为 2k8n28个个引脚：引脚：n11 根地址线根地址线 a10a0n8 根数据线根数据线 i/o7i/o0n片选片选 cen读写读写 oe、wen状态输出状态输出 rdy/busynca12a7a6a5a4a3a2a1a0i/o0i/o1i/o2gndvccwenca8

24、a9ncoea10cei/o7i/o6i/o5i/o4i/o31234567891011121314282726252423222120191817161538eeprom 2817a的功能工作方式工作方式ceoewerdy/busyi/o7i/o0读出读出维持维持字节写入字节写入0100110高阻高阻高阻高阻0输出输出高阻高阻输入输入39eeprom芯片2864an存储容量为存储容量为 8k8n28个个引脚：引脚：n13 根地址线根地址线 a12a0n8 根数据线根数据线 i/o7i/o0n片选片选 cen读写读写 oe、wevccwenca8a9a11oea10cei/o7i/o6i/o5

25、i/o4i/o3nca12a7a6a5a4a3a2a1a0i/o0i/o1i/o2gnd1234567891011121314282726252423222120191817161540eeprom 2864a的功能工作方式工作方式ceoewei/o7i/o0读出读出维持维持写入写入数据查询数据查询01000101负脉冲负脉冲1输出输出高阻高阻输入输入输出输出416.4 存储器的连接n半导体存储器与半导体存储器与cpu的连接是本章的的连接是本章的重点重点nsram、eprom与与cpu的连接的连接n其其译码方法译码方法同样适合同样适合i/o端口端口426.4.1 位扩充n若芯片的数据线正好若芯

26、片的数据线正好 8 根：根：n一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据n全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足 8 根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据n利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）n这种扩充方式称这种扩充方式称“位扩充位扩充”43位扩充4k 4a11a0d3d0片选片选d3d0d7d4a11a04k 4a11a0d7d4cece两片同时选中数据分别提供读写读写442. 字扩充n字扩充即存储容量的扩充，采用地址串联。字扩充即

27、存储容量的扩充，采用地址串联。452. 字扩充（地址扩充）片选端片选端d7d0a19a10a9a0（2）a9a0d7d0ce（1）a9a0d7d0ce译码器00000000010000000000低位地址线低位地址线高位地址线高位地址线46存储芯片地址线的连接n芯片的地址线通常应全部与系统芯片的地址线通常应全部与系统的低位地址总线相连的低位地址总线相连n寻址时，这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码片内译码”47片内译码地址线地址线 a9a0存储芯片存储芯片存储单元存储单元48片内译码000h001h002h3fdh3fe

28、h3ffh000000010010110111101111（16进制表示）进制表示）a9a0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全1496.4.2 存储器与cpu的连接n存储芯片存储芯片数据线数据线的处理的处理n存储芯片存储芯片地址线地址线的处理的处理n存储芯片存储芯片片选端片选端的处理的处理n存储芯片存储芯片读写控制线读写控制线的处理的处理50 存储芯片片选端的译码n存储系统常需要利用多个存储芯片进行容量的扩充，也就是存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围扩充存储器的地址范围n这种扩充简称为这种扩充简称为“地址扩充地址

29、扩充”或或“字扩充字扩充”n进行进行“地址扩充地址扩充”时，需要利用存储芯片的片选端来对时，需要利用存储芯片的片选端来对存储存储芯片（芯片组）芯片（芯片组）进行寻址进行寻址n通过存储芯片的通过存储芯片的片选端片选端与系统的与系统的高位地址线高位地址线相关联来实现对相关联来实现对存储芯片存储芯片（芯片组）（芯片组）的寻址，常用的方法有：的寻址，常用的方法有：n全译码全译码全部全部高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n部分译码部分译码部分部分高位地址线高位地址线与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n线选法线选法某根某根高位地址线高位地址线

30、与与片选端片选端关联（参与芯片译码）关联（参与芯片译码）n片选端常有效片选端常有效无无高位地址线高位地址线与与片选端片选端关联（不参与芯片译码）关联（不参与芯片译码）51片选端常有效a19a15 a14a0 全全0全全1d7d027256eproma14a0ce片选端常有效片选端常有效与与a19a15 无关无关52 译码和译码器n译码译码：将某个特定的：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一一个一个“有效输出有效输出”的过程的过程n译码器件：译码器件：n采用采用门电路组合逻辑门电路组合逻辑进行译码进行译码n采用采用集成译码器集成译码器进行译码，常用的器件有：进行译码，常用的器件有

31、：n2-4 （4 选选 1）译码器）译码器74ls139n3-8 （8 选选 1）译码器）译码器74ls138n4-16 （16 选选 1）译码器）译码器74ls154n对芯片的寻址方法：对芯片的寻址方法：n全译码全译码 所有所有系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n部分译码部分译码部分部分系统高位地址线参与对芯片的寻址系统高位地址线参与对芯片的寻址n线选译码线选译码用用 1 根根系统的高位地址线选中芯片系统的高位地址线选中芯片n片选端常有效片选端常有效无无系统的高位地址线据参与对芯片的寻址系统的高位地址线据参与对芯片的寻址53译码器74ls13812345678910

32、111213141516abce1e2e3y7gndy6y5y4y3y2y1y0vcc74ls138引脚图引脚图y0y1y2y3y4y5y6y7e3e2e1cba74ls138原理图原理图5474ls138连接示例e3e2e1cbay0y1y2y3y4y5y6y774ls1385va19a18a17a16a15若若a19a18a17a16a15输入输入 “00101”，哪个输出端有效？，哪个输出端有效？若若a19a18a17a16a15输入输入 “10101”，哪个输出端有效？，哪个输出端有效？55全译码n所有的系统地址线均参与对存储单元的译码所有的系统地址线均参与对存储单元的译码寻址寻址n包

33、括低位地址线对芯片内各存储单元的译码包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）的译码寻址（片选译码）n采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的的，不存在地址重复，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多56全译码示例a19a18a17a15 a14a13a16cbae3138 a12a0cey6e2e1io/m2764请看地址分析请看地址分析571c000h1dfffh全全0全全10 0 0 1 1 1 00 0 0 1 1

34、 1 0地址范围地址范围a12a0a19a18a17a16a15a14 a13全译码示例地址分析58 部分译码n只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费59部分译码示例138a17 a16a11a0a14 a13a12(4)(3)(2)(1)2732273227322732cbae3e2e1io/mcecececey0y1y2y3请

35、看地址分析请看地址分析60部分译码示例地址分析1234芯片芯片10101010a19 a1520000h20fffh21000h21fffh22000h22fffh23000h23fffh全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址a11a0a14 a1261线选译码n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会

36、对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用62线选译码示例a14a12a0a13(1)2764(2)2764 cece请看地址分析请看地址分析63线选译码示例地址分析12芯芯片片a19 a1504000h05fffh02000h03fffh全全0全全1全全0全全11 00 1一个可用地址一个可用地址a12a0a14 a13切记：切记： a14 a13“00” 的情况不能出现，的情况不能出现，此时此时 00000h01fffh 的地址将不能使用的地址将不能使用64片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最

37、高位地址线最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（接系统的（接系统的io/-m信号）和信号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用654. 存储芯片的读写控制n芯片芯片oe与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，存储当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片将开放并驱动数据到总线n芯片芯片we与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，允许当芯片被选中