第二节电子日历中用到的4种集成电路介绍

1、第二章 电子日历第二节电子日历中用到的4种集成电路介绍一时钟芯片ds12887时钟芯片ds12887是一片具有年、月、日、星期、时、分、秒等功能的专用集成电路，芯片内部含有电池，省掉了外加备用电池所需的线路和电池。与原来具有相同功能的芯片相比，它有电路面积小，零件数少，价格低廉和稳定可靠等功能。时钟芯片ds12887是专为取代ds1287、ds12887、ds12b887而设计的，他们的外形、安装和功能类似，只不过它比ds1287z增加了64字节的作为一般用途的sram。芯片内部含有锂电池、石英晶体、和写入保护电路等，它是一个完整的子系统。它的所有功能，包括时钟、闹钟、百年日历、可程序控制的中

2、断、方波发生器和作为一般用途的掉电不丢失的sram都具有不挥发性，在没有外加电池的条件下，可以时钟继续计时，数据照常能记忆，在没有外加电池的情况下可以保持数据十年。（一）特点1.可代替ibm at计算机的时钟/日历，与mc146818和1287管脚兼容。断电情况下运行10年以上不丢失数据。2.能自动纪录秒、分、时、星期、日、月、年，并有润年的补偿功能。3.用二进制值数码或bcd码表示时间，日历和警报。4.12小时或24小时时钟，12小时时钟带有pm和am指示，还有夏令时功能。5.motorola和intel总线时序选择。6.采用数据线和地址线复用方式以减小管脚数。7.有128个ram单元，其中

3、15个字节为时钟和控制寄存器，113个字节通用寄存器。8.有可编程的方波输出。9.有可编程的中断信号（）输出.10.有可分别软件屏蔽及测试的三级中断。11.每个时钟周期结束产生中断。 12有世纪寄存器。 时钟芯片ds12887的工作电压不管高低如何，他都能连续工作，同时,所有的ram、时间、日历、警报、内存单元都不会丢失，当加到ds12887的电源电压高于4.25v时,如果晶振在工作,设备在100ms以后可访问，加电这段时间使系统稳定。当vcc下降到4.25v以下时，片选输入被内部嵌位到无效电平,不论外加端电平为何值，芯片均不能读写,这样，ds12887被写保护了。在写保护状态下，芯片的所有输

4、入被忽略，所有的输出呈高祖。当vcc下降到3v以下时，外部电源被关闭，内部锂电池为时钟和ram提供电源。（二）时钟芯片ds12887的内部结构和引脚功能时钟芯片ds12887的内部结构框图如图2_2所示,它的引脚如图2_3所示，各引脚功能如下：引脚4引脚11_ad0ad7 双向的地址数据复用总线。因为地址线和数据线共用相同的信号路径，所以，可以节约集成电路的引脚数。在总线周期的第一段提供地址，第二段提供数据。as信号的下降沿锁存地址信号。 图2_2 ds12887内部结构框图图2_3 ds12887引脚图引脚2、3、16、20、21、22_nc 空脚不用。引脚1_mot 总线类型选择。mot接

5、到vcc时为motorola总线；mot接地时为intel总线。本书中使用intel总线方式，1脚接地。引脚13_ 片选输入端，低电平有效。当电源电压vcc低于4.25v时，芯片内部会禁止存取动作。此功能可以保护在电源消失期间的即时时钟和sram里的数据。引脚12_as 地址选通端。为了读取ds12887内部的数据，必须由外部给芯片送来一个正脉冲到此引脚，才能在as/ale的下降沿使得地址所村在芯片内部。这里该引脚接at89c51的ale信号。引脚19_ 中断请求输出，低电平有效。此引脚的输出可以作为cpu的中断输入，只要引起中断的状态位存在，就会维持低电平，为了清除的低电平，微处理器的程序只

6、要读取寄存器c即可。脚的复位也可以清楚此中断。引脚15_r/ 读/写输入端，高为读，低为写。引脚17_ds 数据选通端。该脚有两种工作模式：mot脚接高电平时，为motorola模式，在读总线周期的后半周ds是正脉冲，使ds12887的数据有效，读出数据。在写入周期，ds的下降沿将写入的数据锁存在ds12887的存储器。当mot脚接低电平时，选择intel时序，在此模式下，ds引脚相当于读引脚。在电子日历的应用中ds接at89c51的读引脚。引脚18_ 复位输入端，低有效。复位保持时间应不小于200ms，当电源电压在4.25v以上，且复位端保持在200ms以上完成复位后会出现以下结果：（1）

7、周期中断位pie请0。（2） 闹钟中断位ale清0。（3） 更新结束中断标志uf位清0。（4） 中断要求状态标志irqf清0。（5） 周期中断标志位清0。（6） 一直到复位端返回到高电平之前，无法进行存取工作。（7） 闹钟中断标志位af清0。（8） 脚处于高阻状态。（9） 方波输出标志位清0。（10） 更新结束中断标志位uie清0。在电子日历中此脚可接v+。引脚23_sqw (方波信号输出) sqw引脚能从实时时钟的内15级分频器所提供的13个分接点中的某一个输出方波信号。swq脚的频率可由编程寄存器器a来改变，由寄存器b的sqwe位来开启和关闭。当电源电压低于4.25v时sqw信号停止输出。

8、引脚24、12_vcc 、gnd 电源正（+5v）和地。当电源在正常范围时可以存取。当电源电压低于4。25v时存储器不能存取，但走时功能不受影响。当电源电压低于3v时，sram和时间管理器会切换到内部锂电池。时间保存功能在25时月误差不大于1分钟，而与vcc大小无关。(三)ds12887内部的寄存器ds12887计有秒、分、时、星期、日、月、年，并有闰年补偿功能，可用二进制数码或bcd数表示时间，这些数据在ds12887内的地址如表2_1所示。表2_1 ds12887内部存储单元的用途地址功能bcd范围00秒005901秒报警005902分005903分报警005904时0112或002305

9、时报警0112或002306星期010707日013108月011209年低位00990a寄存器a0b寄存器b0c寄存器c0d寄存器d0e7fh用户ramabcd4个状态寄存器的功能如下： 1.a寄存器各位的功能定义如表2_2所示 表2_2 a寄存器d7d6d5d4d3d2d1d0uipdv2dv1dv0rs3rs2rs1rs0 uip为更新周期标志，当uip=1 时表示计时器正在进行，时间在更新；uip=0时表示可以读取当前的日期和时间。uip在更新周期来到前244s变成高电平，在更新周期内(2ms)保持高电平，且该位为只读,不能写入。 dv0dv2 22级分频器选择,指示当前使用的时间基准

10、信号。 dv2.dv1.dv0=000时,时间基准信号为4.194303mhz。 dv2.dv1.dv0=001时,时间基准信号为1.048576mhz。 dv2.dv1.dv0=010时,时间基准信号为32.768khz。 dv2.dv1.dv0=11x（x为0或1）时,复位分频器。 rs3rs0为方波输出和中断频率的选择,可选择15种不同的频率,at机初始化为0110,即选择频率为1.02khz.周期为967.562us。表2_3是不同的rs0rs3时的频率选择值。表2_3 rs0rs3与频率的对应关系寄存器a的选择位时间基准rs3rs2rs1rs0sqw方波输出频率tpi周期中断率000

11、0无无0001256 hz3.90526ms0010128 hz7.8125 ms00118.192 khz122.070 ms01004.096 khz244.141 ms01012.048 khz488.281 ms01101.024 khz976.562 ms0111512 hz1.953125 ms1000256 hz3.90625 ms1001128 hz7.8125 ms101064 hz15.625 ms101132hz31.25 ms110016hz62.5 ms11018hz125 ms11104hz250 ms11112hz500 ms2状态寄存器b(可读写)各位功能如表2

12、_4所示。 表2_4 b寄存器d7d6d5d4d3d2d1d0setpiealeuie0dm24/12dseset 停止计数标志,set=1,表示实时时钟停止计数,允许程序对字节进行初始化；set=0,表示实时时钟正在按每秒加1的速率计时。pie 周期中断允许,pie=1,允许由寄存器a规定的速率产生中断；pie=0,表示禁止中断产生。aie 报警中断允许位ale=1时；允许报警.ale=0时禁止报警.uie 更新周期中断允许位uie=1时,表示每个更新周期结束时向系统发出中断请求；uie=0时禁止中断发生。dm 日期方式，dm=1时采用二进制表示时间和日期；dm=0,采用十进制表示时间和日期

13、.24/12 小时数制表示位。当该位=1表示采用24小时制；当该位=0 表示采用12小时制。dse 夏令时间允许位。当dse=1时表示采用夏令时；当dse=0时表示采用标准时间。( sqwe 方波输出允许,sqwe=1,允许方波输出;sqwe=0,禁止方波输出)3寄存器c各位功能如表2_5所示。 表2_5 c寄存器d7d6d5d4d3d2d1d0irqfpfafuf0 000 irqf 中断请求标志。当且仅当irq端为低电平时,该位为1.而irq=低电平时的条件是pie*pf+aie*af+uie*uf=1。当我们读接触器c时irqf清0，引脚变高电平。pf 周期中断标志,当定期中断的时间到,

14、该位为1.但pf位置1不受周期中断允许位pif的限制af 报警中断标志,当报警中断的时间到,该位为1.但af位置1不受报警中断允许位aif的限制.uf 更新中断标志,每个更新结束时,uf=1.4状态寄存器d各位功能如表2_6所示,除了d7位都不用。 表2_6 d寄存器d7d6d5d4d3d2d1d0vrtvrt 当vrt为1时表示cmos ram和时间的内容有效，当vrt=0时表示cmos ram和时间的内容无效，电池已耗尽,芯片掉电,ram中的信息已丢失，将vrt位置低电平作标记.当重新接通电源时,ps引脚为高电平,担vtr仍为0,直到读寄存器d的d7位为止.二移位寄存器74ls164 74

15、ls164是8位串入、并出移位寄存器，清除是异步工作的，串行输入允许使用两个串行输入引脚a、b中的一个。74ls164的引脚如图2_4所示，它的逻辑功能真值表如表2_7所示。各引脚功能如下：引脚1、2_a、b 2个门控串行数据输入端。当两个输入端的任何一个或两个为低电平，此时禁止新数据的输入，并在下一个时钟脉冲从低到高跳变时，输出移位，并将第一级置为低电平。当一个为高电平时，允许另一个输入端输入，并由它决定第一级触发器的状态。引脚3、4、5、6、10、11、12、13_qa、qbqh 8个数据输出端。在一个字节的数据移位输入时，d0在先，d7在后，13脚为lsb（d0），3脚为msb（d7）。

16、引脚7、14_gnd、vcc 接地端和电源正。引脚8_ cp 时钟脉冲。当cp端发生正跳变时，移位操作有效。引脚9_d 异步清除端，低电平有效，输出被清除。清除端有效时与时钟有无无关。 表2_7 74ls164功能表输 入输 出清除时钟串行qa qb qhdcpa bl l l lhl qa0 qb0 qh0hhhh hl lh qan qgnl qan qgnl qan qgn 图2_4 移位寄存器74ls164三译码器74ls247 74ls247译码器/驱动器的特点是低电平作用输出可直接驱动白炽灯或共阳极led数码管。电路具有全串行消隐输入/输出控制端和一个灯测试输入端。74ls247各

17、段的表示法和显示如图2_5（a）所示。该器件的引脚如图2_5(b)所示，逻辑功能如表4-11所示。从图 2_5（a）可知, 译码器/驱动器 74ls247 译码后的数字显示中，6和9的表示中有拖尾，而译码器74ls246，74ls46等芯片在译码时，6和9的表示中无拖尾，即显示6时数码管的“a”段不亮，在显示“9”时“d”段不亮。 图2_5(a) 74ls247译码输出表示法 图2_5(b) 74ls247引脚图 表2_8 74ls247功能表十进制或功能 输 入 端lt rbi d c b abi/rbo* 输入端注解a b c d e f g 0 h l l l l h 导通 导通 导通

18、导通 导通 导通 截止 1 h l l l h h 截止 导通 导通 截止 截止 截止 截止 2 h l l h l h 导通 导通 截止 导通 导通 截止 导通 3 h l l h h h 导通 导通 导通 导通 截止 截止 导通 4 h l h l l h 截止 导通 导通 截止 截止 导通 导通 5 h l h l h h 导通 截止 导通 导通 截止 导通 导通 6 h l h h l h 截止*截止 导通 导通 导通 导通 导通 7 h l h h h h 导通 导通 导通 截止 截止 截止 截止 8 h h l l l h 导通 导通 导通 导通 导通 导通 导通 1 9 h h

19、l l h h 导通 导通 导通 截止*截止 导通 导通 10 h h l h l h 截止 截止 截止 导通 导通 截止 导通 11 h h l h h h 截止 截止 导通 导通 截止 截止 导通 12 h h h l l h 截止 导通 截止 截止 截止 导通 导通 13 h h h l h h 导通 截止 截止 导通 截止 导通 导通 14 h h h h l h 截止 截止 截止 导通 导通 导通 导通 15 h h h h h h 截止 截止 截止 截止 截止 截止 截止 bi l 截止 截止 截止 截止 截止 截止 截止 2 rbi h l l l l l l 截止 截止 截止 截止 截止 截止 截止 3 lt l h 导通 导通 导通 导通 导通 导通 导通 474ls47各引脚功能如下：引脚7、1、2、6_a、b、c、d 4个数据输入端，这些输入端按照8421码顺序排列，即引脚7的权是1，引脚1的权是2，引脚2的权是4，引脚7的权是8。引脚13、12、11、10、9、15、14_a、b、c、d、e、f、g 分别接共阳极数码管的abcdefg七段。引脚16、8_vcc、gnd 分别接电源正和地。引脚3_lt 灯测试端，当此脚为低电平时