计算机组成原理阵列乘法器课程设计报告

1、编 号： b04911053 学 号： 20114041xxxx 课 程 设 计教 学 院计算机学院课程名称计算机组成原理题 目阵列乘法器专 业计算机科学与技术班 级2011级计科(x)班姓 名xxx同组人员xxx xxx xxx指导教师xxx2013年1月22日1 课程设计概述1.1 课设目的计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我

2、们的动手能力、团队合作能力、分析解决问题的能力。1.2 设计任务计算机系统设计的总体目标是设计模型机系统的总体结构、指令系统和时序信号。所设计的主机系统能支持自动和单步运行方式。具体设计任务如下：（1）.设计一位全加器（2）.设计4位求补电路（3）.设计8位求补电路（4）.设计4*4位无符号阵列乘法器 1.3 设计要求根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。（1） 制定设计方案：我们小组做的是阵列乘法器，阵列乘法器主要由求补器和阵列全加器组成。因此我们四人分两小组，一组做四位及八位求补器的内容，一组做阵列全加

3、器的内容，最后综合就可以完成阵列全加器的任务。（2） 客观要求要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。小组成员要积极配合共同达到目的。2 实验原理与环境2.1 1.实验原理计算机组成原理，数字逻辑， fpga(field programmable gate array)是现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（asic）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘

4、数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。2.2 2.实验环境2.2.1 双击quartus ii软件图标，启动软件（1）.新建工程，flie->new project wizard.，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。点击next 图2.1 利用“new preject wizard”创建工程cnt10（2）.指定芯片的选择，选择cyclone系列芯片，所以在family一栏中选择cylone，点击next 图2.2 选择目标器件ep1c6q24

5、0c8（3）.最后出现的界面是展示前几步所设定的全部信息，然后点击finish,完成工程的创建3 总体方案设计总体结构图5位*5位乘法器xyzin(40)ldy图3.1 总体结构图一图3.2 总体结构图二1. 设计方案（1）为了进一步提高乘法运算速度，可采用类似人工计算的方法，阵列的每一行送入乘数y的每一数位，而各行错开形成的每一斜列则送入被乘数的每一数位。（2）4×4阵列乘法器可以由一定数量的4输入加法器构成的；（3）4个输入加法器可以由一个与门和一位全加器构成；（4）一位全加器可以用一个两输入或门模块或两个半加器模块构成。4 详细设计与实现5*5乘法的设计主要包括以下几个主要的模

6、块的设计4.1.1 设计四位和八位的寄存器的vhdl语言四位寄存器:library ieee;use ieee.std_logic_1164.all;entity reg isport(d: in std_logic_vector(4 downto 0); lda: in std_logic;q0:out std_logic;q1:out std_logic;q2:out std_logic;q3:out std_logic;q4:out std_logic);end entity reg;architecture bhv of reg isbeginprocess (d,lda)begin

7、if lda ='1' then q0<= d(0);q1<= d(1);q2<= d(2);q3<= d(3);q4<= d(4);end if;end process;end bhv;八位寄存器:library ieee;use ieee.std_logic_1164.all;entity reg1 isport(d0,d1,d2,d3,d4,d5,d6,d7: in std_logic; lda: in std_logic; q:out std_logic_vector(7 downto 0);end entity reg1;architec

8、ture bhv of reg1 isbeginprocess (d0,d1,d2,d3,d4,d5,d6,d7,lda)begin if lda ='1' then q(0)<= d0;q(1)<= d1;q(2)<= d2;q(3)<= d3;q(4)<= d4;q(5)<= d5;q(6)<= d6;q(7)<= d7;end if;end process;end bhv;4.1.2 一位全加器的设计与实现 一位全加器的逻辑图，如下图所示：图4.1 一位全加器的逻辑图 4.1.3 四位及八位求补电路的设计原图：四位求补电路的

9、逻辑图，如下图所示：图4.2 四位求补电路的逻辑图八位求补电路的逻辑图，如下图所示：图4.3 八位求补电路的逻辑图 4.1.4 阵列乘法器的设计:4×4阵列乘法器的逻辑图，如下图所示：图4.4 4×4阵列乘法器的逻辑图 4.1.5 拼接后的5*5乘法器:图4.5 阵列乘法器的电路原理图5 实验过程与调试实验仿真图:图5.1 仿真结果 5 位*5位乘法器的仿真结果如图：图5.2 5*5的乘法器仿真图5.1 主要故障与调试5.1.1 故障1 这次课程设计的精华之一就是设计阵列乘法器刚开始时由于按照课本上的设计所以掉下了好多的与门所以在仿真的时候出现了好多的问题，后在老师的指导下

10、，得以改进了设计和避免了很多的连线的错误，提高了速度5.1.2 故障2 在实验的时候，对实验的软件和装置很不是熟悉，导致文件的命名时经常出错，而且问题还不宜被发现，在老师的提示下照到了问题的所在，后来就没有遇到类似的问题。5.1.3 故障3 在做求补电路的时候我们做的事4位的求补器但是需要8位的求补器所以我们就拿两个4位的求补器去连接结果由于连线的错误导致了好多的错误，后来我们直接连接8位的求补器就解决了问题。6 设计总结与心得6.1 课设总结基于对象的存储是为了克服当前基于块的存储存在的诸多难题，在存储接口和结构层次的重要发展。可以根据应用负载选择优化的存储策略。作了如下几点工作：1） 我们

11、小组负责的是阵列乘法器的设计，通过小组的合作我们一次完成了全加器、求补器、阵列乘法器然后完成了综合的拼接工作，虽然在最后的阶段出了一些问题但是我们小组掌握了此次设计的核心内容达到了实验的目的。2） 此次看课程设计我们实现任意给定两位四位二进制的相乘运算，相乘积的计算结果为8位二进制。将移位复制的被乘数依次对准乘数数位的位置进行排列，然后将各列相加。如果乘数的某一数位为0，将跳过相应的被乘数，下一个复制被乘数的位置是由向乘数的最高位方向移动时有1出现的位置3） 这次课程设计虽然没有在规定的时间内完成要求的任务，但是我们小组每一个组员都认真负责的设计，对组成原理这门学科的了解更加深刻，学到了好多以

12、前不曾知道的知识。其他需要总结的内容，（自行修订扩充）。6.2 课设心得在还没有作课程设计时我是比较畏惧组成原理这门课设的，毕竟前几次小实验每每都是做得很不尽人意，总是不能在老师规定的时间内完成，所以担心这种不好的过程会给后面的大实验也即课设带来很大的负面影响。这次实验我的设计题目是-阵列乘法器，通过和同学的讨论和老师的交流，并在老师的指导下，解决了很多的问题，从其中获得了知识，使得我对环境和工具的使用能力得到了进一步的提升，我相信，这将给以后的学习和实验带来益处，最后圆满的完成了实验。此次课程设计实验，不仅是对课程知识的巩固，对所学理论知识的很好应用与发挥，更是对新知识的学习，新鲜工具的应用

13、的提升和实践能力的提升，而且对个人自学能力的也是一个极大考验，处于信息快速发展更新世代人只有不断提高自身自学能力才能很好地接受合理地利用信息化时代所出现的各色个样的产品。这次课设然我领悟到很多课本以外的一些生活处事道理：（1）学习是永无止境不断充实自我提升自身价值就得不断地接受并吸收新鲜事物。（2）合作是前进的最佳途径，现在所做的只是小的实验项目步入社会合作精神会比自身能力来得更重要；参考文献1 秦磊华，王小兰. 计算机组成原理实验指导及课程设计指导书(基于eda平台). 武汉：华中科技大学出版社，2010年.2 秦磊华，吴非，莫正坤.计算机组成原理. 北京：清华大学出版社，2011年.3 d

14、avid a.patterson(美).计算机组成与设计硬件/软件接口(原书第3版).北京：机械工业出版社. 2007年.4 袁春风编著. 计算机组成与系统结构. 北京：清华大学出版社，2011年.5 张志刚，fpga 与sopc 设计教程-de2 实践. 西安：电子科技大学出版社，2007计算机组成原理课程设计成绩评定表1、课程设计答辩或质疑记录1232、答辩情况a）未能完全理解题目，答辩情况较差 c）理解题目较清楚，问题回答基本正确 b）部分理解题目，答辩情况较差 d）理解题目透彻，问题回答流利 3、课程设计报告a）内容： 不完整 完整 详细 b）方案设计： 较 差 合理 非常合理 c）实现： 未实现 部分实现 全部实现 d）文档格式： 不规范 基本规范 规范 考勤成绩： ，占总成绩比例10%答辩成绩： ，占总成绩比例