用移位寄存器设计一个串行累加器

1、用移位寄存器设计一个串行累 加器设计一个串行累加器一、实验目的1.学习中规模双向移位寄存器逻辑功能集成电路的使用方法。2.熟悉移位寄存器的应用一一构成串行累加器和环形计数器。二、实验内容及要求用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器Ra和R中的两个二进制数A B按位相加，其和存于移位寄存器 Ra中。三、设计过程累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存在累加器中。串行累加器结构框图如图2所示设开始时，被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前，全加器各输入、输出端的情况为

2、：Ai = Ao, Bn= Bo, Cn-i = 0, S = A+B+0= So, G = CoC0存入进位触发器D端,在第一个脉冲到来之后，So存入累加器和移位寄存器的最高位, 且两个移位寄存器中的内容都向右移动一位。全加器各输出为:S = Ai+B+G= Si, G = G在第二个脉冲到来之后，两个移位寄存器中的内容都又向右移动一位，S存入累加器和移位寄存器的最高位，原先存入的 S存入次高位，Ci存入进位触发器D端，全加器各输出 为：S的状态。本实验Sn = A+E2+ Ci = S2, Cn= C2移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端用的双向移位寄存器74LS1

3、94逻辑功能如下表1所示，引脚排列见图1表174LS194逻辑功能序输输出功口号-入端能清零控 制 信 号串行舌时钟CP并行IQ0QQ QCRSSo&S-D0DD2 D310XXXXXXXX X0 00 0清零21XXXX1(0)XXX XQ。Q1Q2 Q3不 变3111XXABC DABC D并 行 输 入41011XXXX X1Q0Q1 G右移51010XXXX X0 Q0Q1 Q»2CF131146CR10 |910 91 冠 ID ICT ISq 1Q iq dnd16 15 14 13 12i i 丨 i iVcc Qo Ql Q2 Qs CP Si SoI T T

4、 T '12 345 67 8图174LS194引脚排列四世双佝移但寄存器图2串行累加器结构框图74LS194跟占R Do Qi D? D SlGNDQo Qi Qi Q?Qc Qi Qi Qs% 2觴2氏 2g： ZCK 2Sn)仝加器丿_4LS18JlAn lglGg ICt:SjjND741574Qo Qi Qa Qi CP S)却 他曲0)魚 Sft QoDi D D； 5QbQiQQ? CF 5(%NISIM(A)CR Sg D|g Dj D SlAit Bji 匚 ilT 全加器Sn Cn加数移位寄存器加数移拉寄存器611XXXQ1 Q2左01X XQ3 1移711XTXX

5、Q1Q200X XQ3 0810XXXXQ0 Q1保0XX XQ2 Q3持3.4.5.6.7.8.9.四、实验用仪器、仪表 数字电路实验箱、万用表、74LS194 74LS183 74LS74等五、实验步骤1. 检查导线及器件好坏（即加上电源后，按 74LS194 74LS183 74LS74的功能表进行检测）。2. 按上图连接电路。74LS194（A、B ）的Do、Di、D2、Da分别接逻辑开关（A = 0011,B = 0001, A + B = 0100）检查无误后接通电源。送数：令74LS194 （A、B ）的CR = 1, S =1, CP输入手动脉冲，用并行送数方法将四位被加数00

6、11和四位加数0001分别送入寄存器和B中。触发器置零：使74LS74的Rd先为低电平，再变为高电平。令CR = 1, S= 0, S0= 1,连续输入4个CP脉冲，观察两个寄存器输出状态变化并 检查是否正确，如有故障设法排除。保持：令 74LS194 （A ）的 CR = 1, S匸 0。送数：令74LS194（B）的CR = 1, S =1, CP输入手动脉冲，用并行送数方法将0011送入寄存器B中。触发器置零：使74LS74的Rd先为低电平，再变为高电平。令74LS194 （A、B ）的CR = 1, S = 0, S°= 1,连续输入4个CP脉冲，观察两个 寄存器输出状态变化

7、并检查是否正确，如有故障设法排除。10.结果无误后记录数据后拆线并整理实验设备。实验数据如下:A寄存器B寄存器CPQQ1Q2Q3Q0Q1Q2Q3000110001100010000200000000310000000401000000501000011610100001711010000811100000901110000A寄存器B寄存器SSo说明CPQQQQ3QQQQ310011000111置数20001000001右移3 :000 :0000001右移4 1100 I0000I 001右移50100000001右移10100001111置数21010000101右移31101000001右移41110000001右移50111000001右移实验证明，实验数据与设计值完全一致。设计正确。六、设计和实验过程的收获与体会。1、设计过程的收获与体会： 设计前要确定是用左移还是右移法。因为这关系到最高位的问题。 为避免延时的问题，选用的集成块均为升沿触发或均为降沿触发。 可用Electronics Workbench 进行仿真。以验证设计正确与否。2、实验过程的收获与体会： CC40194的CR、Si、So端不能悬空； 出现故障时，首先检查电源，然后检查 CP，CR、Si、So端的电平状态。如不相符, 则可能