51单片机结构功能

1、第二徘車片机80518051单片机的结构与功能8051的基本功能1. 8位数据总线，16位地址总线的CPU；2. 具有布尔处理能力和位处理能力；3. 采用哈佛结构，程序存储器与数据存储器地址空间各自独 立，便于程序设计；4. 相同地址的64KB程序存储器和64KB数据存储器；5. 0-8KB片内程序存储器（8031无，8051有4KB, 8052有8KB, 89C55有20KB）；6. 128字节片内数据存储器（8051有256字节）;7. 32根双向并可以按位寻址的I/O线；8. 两个16位定时/计数器（8052有3个）；9. 一个全双工的串行I/O接口；10. 多个中断源的中断结构，具有两

2、个中断优先级；片内时钟振荡器。第二徘車片机8051第二徘車片机8051微处理器CPUK存储器输出设备uII/O接口I/O接口单片机结构特点：:以微处理器(CPU)为核心AB: Address BusDB: Data BusCB: Control Bus CPU与其他部件间通过三总线连接总线:指能为多个部件服务的信息传送线。1、地址总线（Address Bus,简写为AB）地址总线可传送单片机送出的地址信号，用于访问外部存 储器单元或I/O端口。地址总线是单向的，地址信号只是由单片机向外发出;地址总线的数目决定了可直接访问的存储器单元的数目。例如N位地址，可以产生2"个连续地址编码，因

3、此可访rrJ问2N个存储单元，即通常所说的寻址范围为2N个地址单元。MCS-51单片机有十六位地址线，因此存储器扩展范围 可达2" = 64KB地址单元。挂在总线上的器件，只有地址被选中的单元才能与CPU交 换数据，其余的都暂时不能操作，否则会引起数据冲突。2、数据总线（Data Bus,简写为DB）数据总线用于在单片机与存储器之间或单片机与I/O 端口之间传送数据。单片机系统数据总线的位数与单片机处理数据的字长 一致。例如MCS-51单片机是8位字长，所以数据总线的 位数也是8位。数据总线是双向的，即可以进行两个方向的数据传送。3、控制总线（Control Bus,简写为CB）控制

4、总线实际上就是一组控制信号线，包括单片机发出的, 以及从其它部件送给单片机的各种控制或联络信号。对于一条控制信号线来说，其传送方向是单向的，但是由 不同方向的控制信号线组合的控制总线则表示为双向的。总线结构形式大大减少了单片机系统中连接线的数目， 提高了系统的可靠性，增加了系统的灵活性。此外，总线 结构也使扩展易于实现，各功能部件只要符合总线规范， 就可以很方便地接入系统，实现单片机扩展。MCS-51单片机总线结构MCS-51单片机总线结构/o口01234567012345P3.6/WR P3.7/RI5 ALE PSEN EARSTP2.7P26P2.5P2.4P23P2.2P2.1P2.0

5、P0.7P06P0.5P0.4P03P0.2 PO.l PO.O8 7 o 7 oA AA DD地址总线g)数勰线MCS-51单片机总线结构MCS-51单片机总线结构地址总线、数据总线和若干控制线把存储器和微处理器连 接起来。存储器从CPU接收控制信号，以确定存储器执行读/写操作 地址总线将地址信息送入地址译码器，地址译码器的输出可以确定唯一的存储单元。数据总线用来传送存储器到CPU或CPU到存储器的数据信 单片机总线的应用：扩展数据存储器、扩展程序存储器。时钟电路：可产生时钟脉冲序列，允许 晶振频率6MHZ和12MHZi-a-i振荡器和时序OSC内 SISRAM： 55256TRAM单元，用

6、户使用 前128个单元，用于ROM,用于存放程序、育製辱豐愛班128个单兀被专用寄 存 内部ROM： 4KB掩膜原始数据和表格。定时/计数器：两个16位的定时/计数器，实现定时或计数功能。外部事册数M/SFR内中断8051CPU程序存储器4KBROM数据存储器256B2X16 位 定时器/计数器P央处理 冒 CPU： 位，运 $和控 ilj功能64KB总线 扩展控制器可编程I/O可编程全双工 串行口外中断中断控制系统: 5个中断源（外 中断2个，定时 /计数中断2个, 串行中断1个）控制串行通信051功能框图并行口 I/O口： 4个8位的I/O口P0、P1> P2、 P3o串行口： 一个

7、全双 工串行口。MCS-51系列单片机内部组成中央处理器（CPU）；数据存储器（RAM）；程序存储器（ROM）； 2个16位的定时器/计数器; 并行I/O 口（32根I/O线，4个P 口）；外部存贮器寻址范围ROM、RAM各64K；全双工串行口；中断系统（5个中断源，2个中断优先级） 时钟电路。8051单片机内部结构图XB寄存器定时控制XTAL1P2.0-P2.7P2驱动器EPROM用 EPROM, 为 8751車 P0.0-P0.7P0驱动器11H3 128B, UU/ =丄trampo锁存器P2锁存器4KB'TT_frIRAM地 址寄存器无班为80指令译码器指令寄存器寄存器暂存器2

8、匚ACC缓冲器ALUPC增1DPTRP1锁存器=P1驱动器暂存器1n ePSW寸口中断、串行口和定时器OSCXTAL2P3锁存器P3驱动器P3.0-P3.74KB运算器（ALU、暂存器1B寄存器RAMP0锁存器P2锁存器ROM址寄存器暂存器2 U ACCPSENALE-EA RET定时控制指令译码器程序地 寄存寿卞断、串行口和定时器Pl锁存器Pl锁存器PC增1DPTR缓冲器指令寄存器中央处理器CPU是单片机的核心，是单片机的大脑和 h CPU 心脏。它由运算器和控制器等部件组成。作用：主要完成运算和控制功能。址徘車片机8051B寄存器暂存器1暂存器2< ACCSP<运算器(ALU、

9、'专用寄存器)PCONSCONTCONTMODTH0TL0THlTLlSBUFSBUFIEIP中断、串行口和计数器/定时器1-/ - nrr I11 0s 、" Z nn1PSW(1)运算器运算部件以算术逻辑单元ALU为核心，加上累加器ACC、 寄存器B、暂存器、程序状态字PSW以及十进制调整电路和布尔 处理器等许多部件组成的。运算器的作用/是把传送到微处理器的数据进行算术运算或逻辑运算。(1) 执行各种算术运算。(2) 执行各种逻辑运算，并进行逻辑测试。如零值测试或两个值的比较。/ ALU可对两个操作数进行加、减、与、或、比较大小等 操作，最后将结果存入累加器。“ ALU的

10、两个主要的输入来源-累加器数据寄存器“ ALU执行不同的运算操作是由不同控制线上的信息所确定 的。两个数(7和9)相加，在相加之前，操作数9放在累加 器中，7放在数据寄存器中，执行两数相加运算的控制线 发出“加”操作信号，ALU即把两个数相加并把结果(16 )存入累加器，取代累加器前面存放的数9。1）算术逻辑单元（ALUArithmetic Logic Unit）可以对4位（半字节）8位（一字节）和16位（双字节）数据进行操作。作用：完成算术四则运算和逻辑运算、位操作及循环移位等 逻辑操作，操作结果的状态信息送至状态寄存器（PSW） o2）累力口器ACC，在指令中用助记符A来表示A是一个8位寄

11、存器，是CPU中工作最繁忙的寄存器。MCS-51指令系统中多数指令的执行都通过它进行。作用：在算数逻辑运算中，它经常作为一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进 行运算，运算结果又送回ACC。在与外部存储器和I/O接口打 交道时，完成数据传送。3）寄存器B（8位寄存器）除数取自B；运算结果商数存于A, 除运算时，寄存器B可作通用寄存器使用。4） 2个8位暂存器： （暂存器1和暂存器2）ALU的两个入口处。暂存器1暂存器2ACCSP中断、串行口和定时话作用：在乘法和除法运算中用作ALU的输入之一。乘法 运算时，ALU的两个输入分别为A、B,运算结果存放在A、B 寄存

12、器中，其中A存放积的低8位，B则存放积的高8位。除法 运算时，被除数取自A, 而余数存于B。不作乘、5）程序状态字寄存器PSW （程序状态标志寄存器）8位寄存器。作用：存放当前指令执行后操作结果的某些特征，为下一 条指令的执行提供依据。程序状态字PSW各位标志的含义PSWJ PSW4 PSW5 PSW FSW3 PSW PSW1 PSWCYACF0RS1RSOOVpPSW.7 CY进位标志位PSW.6 AC辅助进位（或称半进位）标志PSW.5 FO用户标志位PSW.4, PSW.3 RS1和RSO工作寄存器组选择位PSW.2 OV溢出标志位PSW.1未定义位PSW.O P奇偶标志位PSW7 P

13、SW PSW5 PS碾4 PSW3 PSW3 PSW PS枫QCYACF0RS1RS0OVP CY是PSW中最常用的标志位。由硬件或软件置位和清零。在字节运算时：它表示运算结果是否有进位（或借位）o加法时：有进位Cy由硬件置“1”即Cy=l； 无进位CY被硬件清“0”即Cy=0。减法时：有借位Cy由硬件置“1”即Cy=l；无借位CY被硬件清“（T即Cy=0o在位操作（布尔操作）时:CY作为累加器使用，其作用相当于字节操作的累加器ACCo位传送、位与位等位操作,进位标志位是固定的操作位之一。PSW7 PSW PSW5 PSW PSW3 PSW PSW PSWACF0RS1RSOOVPAC (PS

14、W.6)辅助进位(或称半进位)标志。当执行加减运算时,其运算结果产生低四位向高四位进位或借位W, AC由硬件置“叫 否则AC位被自动清“0叭一般在BCD码运算时，系统用于进行十进制调整。PSWJ PSWeS PSW5 PSW PSW3 PSW PSW1 PSWORSOOVPCY ACFO RS1FO (PSW.5)用户标志位。0用户可根据自己的需要对FO位赋予一定的含 义，由用户置位或复位，作为软件标志。SETB F0 ;置位 CLR F0 ;复位PSW17 PSW PSWS PSW PSW3 PSTO PSW1 PSWQCYACFORS1RSOOVpRS1 (PSW.4)、RSO (PSW.

15、3) 寄存器区选择控制位。RS1RSO寄存器组片内RAM地址00第0组00H-07H01第4组08H-0FH10第2组10H-17H11第3组18H-1FHCPU通过对PSW中的D4、D3位内容的 修改，就能任选一个工作寄存器区。PSWA3 =1;PSWA4 =0 ;PSWM =1;PSWa3=0;PSWa3=1PSWa 4 =1 ;选定第1区选定第2区选定第3区PSW7 RS碾6 PSW5 PSW4 PSW3 PSW2 PSW1 PSWO它反映运算结果是否溢出，溢出时则由硬件将OV 位置“俨；否则置“0叭在带符号的加减运算中，若运算超出了累加器A所能表示 的符号数的有效范围(-128-127

16、),则自动置1,表示产生了 溢出，说明运算结果是错误的。否则为0。乘法运算中，Ov二1表示乘积超过255,即乘积分别在A和B中；否则为0,表示乘积只在A中。除法运算中，Ov二1表示除数为0。PSWJ PSW4 PSW.5 PSWPS阴 PSW PSWOACFORS1RSOOVCYP (PSW.O)奇偶标志位P标志表明累加器ACC中1的个数的奇偶性。在 每条指令执行完后，单片机根据ACC的内容对P位 自动置位或复位。若累加器ACC中有奇数个“1”，则P=l； 若累加器ACC中有偶数个“1”，则P=0。PSWJ PSW.i PSW.5 PSW4 PS碾3 PSWJPSWOCYACFORS1RSOO

17、VPaOF 与 Cy溢出和进位是两种不同性质的概念。溢出是指有正负号的两个数运算时，运算结果超 出了累加器以补码所能表示一个有符号数的范围。而进位则表示两数运算最高位（D7）相加（或 相减）有无进位（或借位）。（2）控制器 t iB寄存器指令寄存器 指令译码器 定时控制 LJJ控制器是CPU的大脑中枢，是计算 机的指挥控制部件。ACC程序地址寄存器ALU暂存器2暂存器1缓冲器 4->PSWPCONSCONTCONTMODTHOTL0TH1TL1SBUFSBUFIEIP中断、串行口和计数器/定时器SP-L、” . / Itl Ipc 增PCDPTR A -lilt组成：程序计数器（PC）、

18、指令寄存器（IR）、指令译码器（ID）、数据 指针（DPTR）、堆栈指针（SP）以及定时控制电路等。功能：对来自存储器中的指令进行译码，通过定时控制电路在规定的时刻 发出各种操作所需的控制信号，使各部分协调工作，完成指令所规定 的功能1）程序计数器（PC） 16位计数器（重要）PC是程序的字节地址计数器，16位专用寄存器， 寻址范围为64KBo作用：存放CPU执行的下一条待执行指令的地址, 具有自动加1的功能。工作原理：当一条指令按照PC所指的地址从程序 存储器中取出后，PC会自动加1,指向下一条指令。基本工作过程可以描述为：PC中的数作为指令地 址输出给程序存储器，程序存储器按此地址输出指令

19、 字节，同时PC本身自动加1,指向下一条指令。2）指令寄存器IR和指令译码器ID指令寄存器IR： 8位寄存器 作用：用于暂存待执行的指令，等待译码。指令译码器ID：作用：对指令寄存器中的指令进行译码，即将指令转变为所需 的电平信号。根据译码器输出的电平信号，再经定时控制电路定时产生 执行该指令所需要的各种控制信号。PC程序存储器CPU产生执行该指令所需 的各种控制信号执行指令取指令寄存器m把指令转变译码器ID咸所需要得十 电平信号分析指令3）数据指针（DPTR） 16bit16位专用寄存器。它可以对64K的外部数据 存储器和I/O口进行寻址。也可作为两个8位寄存器。DPL （地址82H） : DPTR的低字节，DPH （地址为83H） : DPTR的高字节。作用：用作外部数据存储器的地址指针，DPTR 外部数据存储器或外部程序存储器空间O主要用来存放16位地址，可通过它访问64 KBXu4)堆栈指针(SP)8 bit(1)堆栈的概念堆栈是在RAM中专门开辟的一个特殊用途的存储区。只能从一端存取数据的一个存储区。(2)堆栈的访问原则："先进后出"、"后进先出”。即先进入堆栈的数据 后移出堆栈，即后进入堆栈的数据先移出堆栈。(3)