Hspice的收敛问题以及解决方法

1、Hspice 收敛问题在仿真一个analog或者数模混合系统时，电路的规模不一定很大，大概100200个甚至几十个 MOS 管构成的电路，电路就可能有不少反馈的子电路。于是，电路直流工作点常 常不收敛。 Hspice 仿真电路不收敛， 说白了就是计算机解矩阵解不出来了， 也就是得不到一 组解。我们可以用许多方法解决不收敛，比如尽量减少电路的结点数；将VDD 变成一个线性源（慢慢变到最大电压）；设置ITL1 = 9000 （即将直流收敛叠代次数大大增加）；减少用来得到很大电阻的串连 MOS 管的数量；采用 nodeset 技术给某些结点设置初值等等。可是 在不同的corner （比如fs、sf、

2、ff、ss、tt）下仍有可能使得整个电路的直流工作点不收敛。一、不收敛的可能原因1 、 Hspice 软件的计算上的问题Hspice 的计算方法和计算精确度方面都可能存在使得仿真不收敛，在以下的解决方法 中，换算法以及更改 options 的参数设置都是根据这一点来的。一般说来，这样的不收敛情 况占绝大多数。2、Model 的问题比如产生负的电导（在 ba ndgap设计中遇到过负电阻的情况），或者模型不连续性造成。3、电路本身问题比如网表不完整 ，有悬空节点 ;反馈不正确 （不一定都不收敛 ，Hspice 的 parser 部分对这种 情况只给warning,不给error message）

3、等等。电路本身的问题属于设计上的，只能自己分析。 对于 Hspice 运行通过，功能性能都过的去，一般多运行些 corner 情况， worstcase 情况或 者做 MonteCaro 分析，有问题的话应该可以抓出，没问题的话，流片后出问题概率也不大。二、解决方法1 、 换个算法Hspice提供两种基本算法,Gear和Trap。学过数值分析的应该明白这两种解方程的方法。 默认值是 Trap,遇到不收敛问题一般先换个算法看看，更改为 Gear.算法的方法是加一个: .options method=gear ，不过这个换算法能解决的情况不是很多。假如画出所解方程的 那个图形来看，是需要恰好避开那

4、个不收敛的点才能解决。因此有一定凑巧性。2、 改变容忍度（ tolerance ）计算机解方程时，都是设定一个容忍度。这个容忍度可以是叠代次数，可以是精确度，可以是计算时间， 而且还可能和 accuracy配合起来，有大概20个toleranee可以更改。根据不同的需要，看一下需要改哪个。 Hspice有个附带的options table,非常好用。3、改变步长相信大家看到的最多的是 internal time step too small这个提示。内部时钟间隔太小。这个time step不是所设定的分析 step,不过那个 step也是time step的一个因子。影响 time step

5、的因子很多，有12个之多。（比如数值变换平缓时,time step自动取的大些以增快仿真时间 ） 更改time step的方法也可以查上述 options列表。4、改变初始条件.ic的设定方程解不出来，就得改变一下条件。使用得当一般不会影响模拟结果，特别是在有暂稳态的结构中，如果 damped pseudo tran sie nt算法都不收敛，可以不改变电源波形使其收敛。5、增加电阻一些节点加很大的电阻（不影响电路性能的情况下），来改变节点方程。这种方法不会影响电路的模拟结果。但对收敛的改善不显著。6、在.option语句中加入改善收敛的语句比如对收敛精度降低迭代次数加大等。其中的参数有REL

6、VDC，RELH , CONVERGE ,DCON 等。 在HSPICE的手册里有很多改善的措施，你可以看DC or AC 中 CONVERGENCE 那部分。Hspice在模拟的速度，精度，收敛性三方面进行折衷。常用的 是：对每个节点都加一个很大的电阻或电容。（fF级就可以了，太大影响电路的性能）.OPTION GSHUNT=1E-11 CSHUNT=1E-11 等。但这会降低模拟精度。7、改变电源的波形在电路起动时，让恒流源缓慢上升，而不是突然加一个阶跃电压。在HSPICE中也有这 样的.OPTION ,可以自己改动设置。 在不影响电路的情况下这种方法对收敛的改善最好。8、改变电路去掉或者替换一些没什么用的部分。可以加个非常小的电阻比如1u欧姆（等于加了个节点，方程的维数多了一个 ）。Hspic