门路补充内容_第1页
门路补充内容_第2页
门路补充内容_第3页
门路补充内容_第4页
门路补充内容_第5页
已阅读5页，还剩14页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、门电路补充内容孙卫强cmos反相器rp：pmos管的电阻，rn：nmos管的电阻电阻性负载cmos反相器的电阻模型电阻性负载的戴维宁等效电路rp：pmos管的电阻，rn：nmos管的电阻电阻性负载cmos器件的电阻模型（输出为低电平）vout = 3.33 100/(100+667) =0.43v 电阻性负载的戴维宁等效电路电阻性负载cmos器件的电阻模型（输出为高电平）vout = (5v-3.33v) * 667/(200+667) + 3.33v = 4.61v电阻性负载的戴维宁等效电路吸收电流和提供电流吸收电流提供电流电阻性负载电阻性负载最大低态输出电流(ma)最大低态输出电压(v)最

2、小高态输出电流(ma)最小高态输出电压 (v)负载负载上两个slides中吸收和提供电流各是多少？内部功耗是多少？非理想输入时电路的特性iwasted = 5/(400+2500) = 1.72ma 功耗：pwasted = 5*iwasted = 8.62mwiwasted = 5/(4000+200)功耗：pwasted = 5*iwasted非理想输入时电路的负载特性浪费的功率等于多少？电阻性负载的戴文宁等效电路cmos电路的动态电气特性 现代电路设计正朝着纯cmos技术的方向演进，而cmos器件具有很高的输入阻抗，因此直流负载效应常常可以忽略不计 cmos输入端、封装和内部连线具有相当

3、大的电容 电容充放电时间是构成电路/器件时延的主要因素之一cmos转换时间分析 影响转换时间的因素 晶体管的导通电阻 驱动的输入端的电容 寄生电容的来源 输出电路，2-10pf 输出和其它输入的连线电容，1pf/英寸或更多 输入电路，2-15pf转换时间分析的等效电路cmos转换时间分析下降时间129/()/(100 100 10)/(10 10)5.0v5.0vnlouttrcddttvveee其中rncl为时间常数tf = 8.5 ns下降时间下降时间cmos转换时间分析上升时间9/()/(20 10)15.01vplouttrcddtvvee上升时间上升时间其中rncl为时间常数tr = 17 nscmos电路的功率损耗 cmos电路在状态不发生变化时，功耗很低静态功耗，通常可以忽略 状态发生变化的过程中过程中消耗可观的电能动态功耗1.由于转换瞬间t1和t2 瞬态导通而导致的瞬态导通功耗pt=cpdvcc2f，其中： cpd：功耗电容 f：输出信号转换的频率2. 对负载电容充放电导致的功耗pl=clvdd2f，其中： cl：负载电容 f：输出信号转换的频率 总功耗：p=pt+plcmos三态缓冲器漏极开路cmos与非门集电极开路(oc) 门ttl与非门电路ttl反相器电路oc

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论