四位二进制加法器试验

1、四位二进制加法器实验一、实验目的1 .学习FPGA的设计方法；2 .掌握利用Verilog HDL设计逻辑电路的能力实验所用组件Basys2开发板（芯片为 XC3S100E，封装为CP132）1套。三、实验内容下面是4位二进制数加法器的数据流描述，由于被加数 A和加数B 都是4位的，而低位来的进位Cin为1位，所以运算的结果可能为5 位，用Cout，Sum拼接起来表示。module adder(in put 3:0 A,in put 3:0 B,in put Cin,output 3:0 SUM,output Cout);assig n Cout,SUM二A+B+Ci n;En dmodule

2、四、实验步骤与要求1.创建一个子目录Lab2，并新建一个工程项目New Project WizardCreate New ProjectSpecify project location and type.Enttr < name, locations, wd conment for the projectN%m«：lab21Location：E:codi ngMy xilinx丄ab1ab2IQWorking Directory：E:codingMy xilinx丄ablb21【,Description：Select the type of top-level source f

3、or the projectTop-level source type：HDLFMore InfoCancelHext2.建立一个Verilog HDL文件，将该文件添加到工程项目中并编译整个项目，查看该电路所占用的逻辑单元(Logic Elements , LE)的数量3.对设计项目进行时序仿真，记录仿真波形图测试代码如下:module add4_tb;/ I nputsreg 3:0 A；reg 3:0 B;reg Ci n;/ Outputswire 3:0 Sum;wire Cou t;/In sta ntiate the Unit Un der Test(UUT)add4 uut (

4、A (A),.Ci n(Ci n),.Sum(Sum),.Cout(Cout);in itial begi n/ I nitialize In putsA<=4'dO;B<=4'dO;Ci n=1'b0;#1 $display("A B Cin SumCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout); A<=4'd0;B<=4'd1;Ci n=1'b0;#1 $display("A B Cin SuCout=%b%b%b%b%b",A,B,Ci n,Sum,Co

5、ut); A<=4'd0;B<=4'd2;Ci n=1'b0;#1 $display("A B Cin SuCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout); A<=4'dO;B<=4'd3;Ci n=1'b0;#1 $display("A B Cin SuCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout); A<=4'd0;B<=4'd4;Ci n=1'b0;#1 $display("A B C

6、in SuCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout); A<=4'd1;B<=4'd0;Ci n=1'b1;#1 $display("A B Cin SuCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout);A<=4'd2;B<=4'd0;Ci n=1'b0;#1 $display("A B Cin SumCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout);A<=4'd4;B<=4'

7、;dO;Ci n=1'b1;#1 $display("A B Cin SumCout=%b%b%b%b%b",A,B,Ci n,Sum,Cout);enden dmoduleAtJ.tKameCClOi3WXk ¥ £K£il呼arlCC：<3173II. 0. CH旳 ILA4. 根据FPGA开发板使用说明书，对设计文件中的输入、输出信 号分配引脚。即使用开发板上的波动开关代表电路的输入， 用发光二 极管（LED代表电路的输出。引脚分布代码：NET"A0" LOC="G3"NET"

8、;A1" L0C="F3"NET"A2" LOC="E2"NET"A3" L0C="N3"NET"BO" LOC="P11"NET"B1" LOC="L3"NET"B2" LOC="K3"NET"B3" L0C="B4"NET"SumO" LOC="N5"NET"Sum1&quo

9、t; LOC="N4"NET"Sum2" LOC="P4"NET"Sum3" LOC="G1"NET"Ci n" LOC="A7"NET"Cout" L0C="P6"5. 重新编译电路，并下载到FPGA器件中。改变拨动开关的位置， 并观察LED的亮、灭状态，测试电路功能6. 根据实验流程和实验结果，写出实验总结报告，并对波形图 和实验现象进行说明。7. 完成实验后，关闭所有程序，并关闭计算机。实验现象：由波形图可见，输出由 Cout, Sum组成，是