课程设计二锁相环设计

1、引言锁相环路（pll）是一种能跟踪输入信号相位的闭环自动控制系统。它在无 线电技术的各个领域得到了很广泛的应用。最初，debellescize于1932年提出同步检波理论，首次公开发表了对锁相环 路的描述，但并未引起普遍的重视。直至 1947年，锁相环路才第一次应用于电 视接收机水平和垂直扫描的同步。 从此，锁相环路开始得到了应用。由于技术上 的复杂性以及较高的成本，应用锁相环路的领域主要在航天方面，包括轨道卫星 的测速定轨和深空探测等。性能要求较高的精密测量仪器和通信设备有时也用到 它。到70年代，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用 单片集成锁相环路以及多种专用集成锁相环

2、路，锁相环路逐渐变成了一个成本 低、使用简便的多功能主件，这就为锁相技术在更广泛的领域应用提供了条件。 至今，普遍应用锁相技术的主要有调制解调、频率合成、电视机彩色副载波提取、 fm立体声解码等等。随着数字技术的发展，相应出现了各种数字锁相环路，它 们在数字信号传输的载波同步、位同步、相位解调等方面发挥了重要的作用。锁相环路所以能得到如此广泛的应用，是由其独特的优良性能所决定的。它 具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号； 用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精 度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器解调器

3、。 它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。1锁相环的基本知识1.1 锁相环的原理锁相环就是自动控制完成同步。能够实现两个电信号相位同步的自动控制系 统叫做锁相环路，简称锁相环。锁相环是一个系统跟踪另一个系统的装置，更精 确的说，就是一个系统中由振荡器产生的输出信号在频率和相位上与参考信号或 输入信号同步。当输入信号和环路的输出信号存在相位差的时，在锁相环控制机构的控制 下，vco的输出信号和pd的输入信号的相差减至最小。因此，在这个控制系 统中，输出信号相位其实是锁定到参考信号或输入信号的相位上的。故此称为锁相环。锁相环是一个行为自动跟踪系统因而当环路锁定时，不存在输入信号

4、和输出信号的频率差，只存在如前所说的最小相位差。图1所示为最基本的锁相环(pll)方框图。pll包括三个基本部件：鉴相 器pd、环路滤波器lf、压控振荡器vco。-1 ulllhi ipd i i'vco图1-1鉴相器是相对比较装置，他将输入信号 u2(t)和参考信号u1(t)的相位进行比 较，产生对应于两个信号的相位差e的误差电压ud(t)。环路滤波器的作用是滤除ud(t)中的高频成分和噪音，以保证环路的性能，增加环路的稳定性。压控振 荡器受控制电压ue(t)的控制，使压控振荡器的频率向参考信号的频率靠近，也就 是是差拍频率越来越低，直到消除频差而锁定。不同类型的锁相环，性能差异较大

5、。大多数锁相环系统使用 vco很相似。 lf 一般分为rc积分滤波器、rc比例积分滤波器和有源滤波器。lf类型不同, 环路特性也有差异。1.1.1鉴相器pd有线性和数字两种类型。线性为模拟比较型：数字型为逻辑电路，例如 与异门鉴相器。pd是pll中很关键的一个部件，主要指标有：鉴相特性、鉴相增益kd和工作频率及输出阻抗。模拟鉴相器：pd的鉴相器特有正弦型、三角形和锯齿形等等多种。pd可以 看做一个乘法器。假设鉴相器的输入信号和输出信号的顺势值是互为正交的正弦 波信号，并且具有相同的频率 1 ：u1(t) u1sin(w1t1)u2(t)u 2 cos(w1t2)则pd输出彳s号ud(t)为：u

6、d(t) kmu1(t)u2(t) ”-2 kmu1u2sin( 1 2) sin(2w1t 12)式中：u1、u2分别为u1(t)和u2(t)的幅度；1、2分别为u1(t)和u2(t)的初相位；km为pd自身的增益系数。上式揭示了 ud(t)是交流和直流成分的叠加。交流成分几乎完全被lf滤掉，因此只考虑直流或者ud(t)的平均成分，上式变为：ud(t) kd sin( 12) kd sin e式中：kd表示鉴相器的鉴相增益，单位为 v/rad;e 12表示两个信号的相位差。对于在鉴相器中输出信号漏入输入信号的现象。泄露增加了lf的负担，同时因为lf滤除能力的限制，使得 vco输出信号变成了输

7、入的调制信号，降低 了输出信号的频谱纯度、增大了输出信号的相位抖动。鉴相器的工作频率决定了 锁相环能工作的最高输入频率。这种鉴相器可以在很低的频率下工作，同时，不采用变压器，输出电压较大，并且有良好的温度特性，应用十分广泛。数字鉴相器：由数字电路组成的鉴相器叫数字鉴相器。主要由门电路和触发器构成。ttl、cmos集成电路中的与门、与非门、或门、或非门、同或门、异 或门、d触发器以及rs触发器等都可以直接用作数字鉴相器。单片pll集成电路cd4046中有2个数字鉴相器；异或门鉴相器 pd1和边沿触发型鉴相器pd2。pd1:异或门鉴相器。下图是异或门鉴相器的鉴相特性：图1-2由图可见，异或门鉴相器

8、具有三角形鉴相特性，其鉴相增益为kdvdm/图1-3pd2:触发式鉴相器。鉴相特性见下图:ud (1)1婴频区域鉴相区域鉴频区域图1-3如图所示，用两个输入脉冲信号去触发一个触发器， 触发器的输出脉宽代表 了两个输入脉冲相位差的信息。触发器输出脉冲滤波后呈直流，直流大小就代表 了两个脉冲的相位差。1.1.2环路滤波器lf的作用如前所述，常见的lf有三种，其彻底函数以及频率特性如下：1、rc积分滤波器传递函数为：fzvc(s)vd(s)1/ sc 1r 1/ sc s 1式中：rc为滤波时间常数。将s j代人上式得到频率响应为:e(jw)1(jw ) 12、无源比例滤波器传递函数为：f2(s)v

9、c(s)vd(s)r2 1/scr r2 1/scs 2 1s( 12) 1式中：1 rc2 r2c频率响应为：f2(jw)jw 2 1jw( 12) 13、有源滤波器传递函数为:f3(s)vc(s)a(s 2 1)vd(sj s 2 (1 a) 1 1式中：1 rc2 r2c频率响应为：a(jw 2 1)f3 (jw)jw 2 (1 a) 1 1相比而言，有源滤波器有突出的优点：(1) 对直流输入有a倍放大；(2) 当a>>1时，有源比例滤波器为理想环路滤波器。1.1.3压控振荡器压控制振荡器(vco),是输出信号频率随输入控制电压变化的振荡器。1、vco的技术要求(1)中心频率

10、及频率变化范围(2)频率稳定度(3)相位噪声(4)压控线性度(5)压控灵敏度控制压控频率的变化，通常可以：(1)改变振荡器的元件参数(2)改变振荡器的器件参数(3)改变定时元件的参数2、vco的数学模型vco是一个电压一频率变换装置。在环路中作为被控振荡器，它的振荡 频率应随输入控制电压uc(t)线性变化，其变换关系为：wr(t) wo kouc(t)式中：是受控后的瞬时角频率；ko为压控灵敏度。下图示出了 vco的控制特性曲线，实线为实际控制特性。可见，在以 0 为中心的一个区域内，两者是吻合的。在分析环路时看作线性部件。在实用的 压控振荡器的控制特性ko中，大部分ko为正值，但也有少数为负

11、值，在使用时一定要主要和pd的特性合理匹配，否则无法构成相位负反馈系统。对vco,有:d 2dtkouc(t)t2(t)0k0uc( )dkouc(t)/p转化成s域则有:2(s)kouc(s)s环路输出的相位实际上是输入控制电压对时间的积分，所以vco是个理想的积分环节。具控制电压一输出频率（uc o）特性曲线如下：图1-41.2 cd4046勺工作原理过去的锁相环多采用分立元件和模拟电路构成， 现在常使用集成电路的锁相 环，cd4046是通用的cmos锁相环集成电路，具特点是电源电压范围宽（为 3v 18v）,输入阻抗高（约100mq）,动态功耗小，在中心频率f0为10khz下 功耗仅为6

12、00 pw,属微功耗器件。下图是cd4046的弓i脚排歹采用16脚双列 直插式，各引脚功能如下：c&404b图1-51脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器i的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于fm解调11、12脚外接振荡电阻。13脚相位比较器ii的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极图1-6是cd4046内部电原理框图，主要由相位比较i、h、压控振荡器（vco）、线性放大器

13、、源跟随器、整形电路等部分构成。vco图1-6比较器i是一个或门，产生相位差信号（相位比较器 1输出），并在压控振 荡器的输出信号中心频率处保持 90。相移不变。只要输入信号和比较信号（占空 比都为50%）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信 号的频率，这也是锁相环锁相的本质。输入和输出信号的波形如图1-7所示。al输入匕瞰】输入i1|一l比校器工输出口 fl fl f1vc 口输入、图1-7相位比较器r是边缘触发的数字存储网络，产生相位差信号（相位比较器 2 输出）和锁定信号（相位脉冲输出），并在压控振荡器的输出信号中心频率处保 持0°相移不变。只要输入信号和

14、比较信号（与占空比无关）的相位差保持恒定， 压控振荡器输出信号的中心频率就跟踪输入信号的频率。波形如图1-8所示。ftiwia nr j_比较黑工编入'i i比较器工工l3 丽出-l冗。输入?、图1-8压控振荡器（vco）产生的信号从vco out输出，振荡频率由压控振荡 器输入信号（vco in）和6、7管脚间的电容和11、12管脚上接的电阻共同确 定，当外围参数确定后，振荡频率的大小与压控振荡器输入信号成线性关系。源极跟随器通过外接10kq以上的电阻接地。当inhibit输入端信号为高 电平时，就会屏蔽压控振荡器和源极跟随器来减小功耗。齐纳二极管主要起稳压 作用。4046有以下主要

15、特点：（1）较宽的电源电压范围（3.018v）;（2）低功耗（70 / a）;（3）振荡频率高且稳定（1.3mhz）;（4）频率温度漂移小；（5） vco输出线性好（1%）。2锁相环的设计5.1 时钟提取锁相环由锁相环原理及cd4046k片工作原理，采用cd404褥口 74ls04共同组成。其中74ls04功能是为提高4046的负载能力。由实验电路图确定参数 c1q -5-n0 inpi*c>sl&hc2ocx1- 2clrondcompinvcoiin川zmu 口 zchcnr1 var - - 43ek - ui二三) 金eg4j, 0口 ki5 < 3-e. i. 孑

16、，下e>t>，exec-."f<1 ez ；r5pc20u1vlolu ru2-f-v£c -图21实验原理图5.2 仿真设计在isis 7 professional软件上输入如图22.1的原理图，仿真看其波形,图2-2.1仿真原理图图22.2波形仿真图3电路板的测试3.1 芯片功能测试首先接好线路，将示波器接到实验板上，接入 5v电压，示波器1通道接输 出（移相出），2通道用探针测量cd4046的4脚（vco出）、9脚（vco）、lf 出。测出数据有vcob为方波，波形如实验报告纸，vpp=4.9v;移相出和vco出同步，频率稍小，为4.8v; lf出为

17、2.10v,波形在高低电平转换时出现杂音； vco入也为2.10v,高低电平转折无明显杂音。测量数据如附上的实验纸。由芯片理论上说补偿电压为1.65到2.2v。vcok为2.1v,符合芯片理论， 所以vcox作在正常状态下。3.2 捕获范围和同步范围测试1141.77=70.89 khz2测量数据表：（输入vip p 5v）次数同步范围上限（khz）同步范围卜.限（khz）同步值（khz）同步平均值（khz）1378.84237.10141.74141.772378.88237.09141.793378.86237.09141.77同步范围测试（由锁住到失锁）由表有同步带有:h次数捕获范围上限

18、(khz)捕获范围下限(khz)捕状值(khz)捕获平均值 (khz)1378.01237.091140.92140.912p378.00237.091140.913377.98237.09140.89捕获范围测试(由失锁到锁住)同理捕获带为:.1 _ _p' =，140.99=70.50khzp 23.3误差分析本实验采用的是无源比例积分滤波器,a iolt-ut所以有:图3-11= ( r3+r4)c22 = r4 c22 fc由于r4为可调电阻，设r4很小，所以有:2 fc=74.06khz由cd4046理论值vco输出频率计算公式有:f min r2(c1 32pf)f max

19、ri(ci 32pf)f minf f maxf min =2 fck02 f =16104 hz/v而对鉴相器2有:kdvdd 2vdd/4 =5v/4 =0.40k0kd =6.4 104 hz所以，同步带为:4.k k0 kd =6.4 10 hz=64 khz同步范围应为：2 h =128 khz同理，捕获带为：p 2 , k/2i =0.55 khzp捕获范围为：2 p 2k/ti =1.1 khz以上计算均在环路滤波器可调电阻 r4 =0的情况下得出。 同步带的误差为：ehh h / h 100% =11%捕获带的误差由于在测量中，芯片还没到理论的捕获带就已经被芯片所捕 获,所以造成了实际值于理论值相差巨大的现象。4小结此次设计根据设计要求和自己定的指标可求出此设计为二阶高通滤波器， 以 及确定滤波器的q r c的数值，计算好了 q r c的值后，在ew歆件进行仿 真可得出要求的波特图与波形图。然后才开始做 pcbs。pcb的制作中注意部分 是原理图的封装与pcb的布线。在本课程设计的滤波器的设计过程中， 需要注意 的是电阻的标称值尽量接近设计值；在测试过程中，若板子没出波形，应该先找下是电路的问题还是板子制作上的问题， 或者是原件的问题，不用盲目 的从做。还有要是改参数的时候应该要注意原来计算的数值也会随着改变。在做课程设计的过程中，通过查阅多种资