电路实验教材汇总

1、实验八 门电路逻辑功能及测试 实验目的 1熟悉门电路逻辑功能。2了解数字电路实验模块及示波器的使用方法。 实验仪器及材料 1 双踪示波器2 集成芯片74LS00 二输入端四与非门 2 片74LS20 四输入端双与非门 1 片74LS86 二输入端四异或门 1 片74LS04 六反相器 1 片 实验内容 选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意 Vcc 及地线不 能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，1测试门电路逻辑功能（1）选用接好线后再通电实验。双四输入与非门 74LS20 一只，按图 8.1 接线、 输S1S4 电平开关，输出

2、插口） ，出端接电平显示发 （D1D8 任意一个）图 8.12）将电平开关按表 8.1 置位，分别测输出电压及逻辑状态。表 8.1输入输出1234Y电压（ V ）HHHHLHHHLLHHLLLHLLLL图 8.22 异或门逻辑功能测试1）选二输入四异或门电路 74LS86，按图 8.2 接线，输入端 1、2、4、 5 接电平开关，输 出端 A 、B、Y 接电平显示发光二极管。 （2）将电平开关按表 8.2 置位，将结果填入表中。 表 8.2输入输出ABYY 电压（ V ）L L H L H H H H H H L HL L L L L L H L H H L H3逻辑电路的逻辑关系1） 用 7

3、4LS00 按图 8.3，8.4接线，将输入输出逻辑关系分别填入表8.3和表 8.4 中。图 8.3表 8.3输入输出ABYLLLHHLHH图 8.4表 8.4输入输出ABYZLLLHHLHH（2）写出上面两个电路逻辑表达式。4逻辑门传输延迟时间的测量。用六反相器（非门）按图 8.5 接线，输入 200KHz 连续脉冲，用双踪示波器测输入，输出相 位差，计算每个门的平均传输延迟时间的 tpd 值。图 8.55利用与非门控制输出。用一片 74LS00 按图 8.6 接线， S接任一电平开关， 用示波器观察 S对输出脉冲的控制作用。 6用与非门组成其它门电路并测试验证。（1）组成或非门。 用一片二

4、输入端四与非门组成或非门画出电路图，测试并填表 8.5表 8.5输入输出ABY00011011图 8.6表 8.6ABY00011011（2）组成异或门（a）将异或门表达式转化为与非门表达式。（b）画出逻辑电路图。（c）测试并填表 8.6。 实验报告 1 按各步骤要求填表并画逻辑图。【思考题】（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲 通过？（3）异或门又称可控反相门，为什么？实验九 译码器实验【实验目的】1掌握3-8 线译码器逻辑功能和使用方法。2掌握3-8 线译码器的扩展。 【实验设备与器材】 1数字万用表、双踪示

5、波器。274LS138 3-8 线译码器 2片； 74LS20 四输入端二与非门 1片 【实验原理】译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码 功能的逻辑电路称为译码器。 译码器在数字系统中有广泛的应用， 不仅用于代码的转换、 终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用 不同种类的译码器。下图表示二进制译码器的一般原理图：图9-1 二进制译码器的一般原理图它具有 n个输入端， 2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。 每一个输出所代表的函数

6、对应于 n个输入变量的最小项。二进制译码器实际上也是负脉 冲输出的脉冲分配器， 若利用使能端中的一个输入端输入数据信息，器件就成为一个数 据分配器（又称为多路数据分配器）。13-8 线译码器 74LS138它有三个地址输入端 A、B、C，它们共有 8种状态的组合， 即可译出 8个输出信号 Y0Y7 另外它还有三个使能输入端 E1、E2、E3。它的引脚排列见图 9-2 ，功能表见表 9-1 。图 9-2 74LS138 的引脚排列图 表9-1 74LS138 的功能表【实验内容】174LS138译码器逻辑功能测试在主实验箱上正确插好 DIP扩展板和辅助扩展板，在 DIP扩展板上找一个 16PIN

7、的插 座插上芯片 74LS138，芯片第8脚接地（ GND），16脚接电源（ VCC）。将辅助扩展板的 VCC 插孔， GND插 孔分别与直流电源部分的 +5V插孔， GND插 孔相连。将 74LS138的使能输入 端和地址输入端分别接到辅助扩展板的逻辑电平输出，将74LS138输出端Y0Y7 分别接到辅助扩展板逻辑电平显示的 8个发光二极管上，检查连线正确无误后按下直流电源开 关K101和 K102。逐次拨动对应的拨位开关，根据发光二极管的显示变化，测试74LS138的逻辑功能。274LS151译码器逻辑功能测试测试方法与 74LS138 类似，只是输入与输出脚的个数不同，功能引脚不同。 3

8、两片74LS138组合成 4线-16 线译码器图9-5 两片74LS138组合成 4 线-16 线译码器按图 9-5 连接实验电路，由于实验箱上仅提供 8个逻辑电平显示灯，该步实验一共 有16个输出端， 因此要灵活选用。 例如先把低 8位输出接逻辑电平显示输入， D3接“0”， 控制 D2，D1，D0的输入情况，可看出低 8位的不同显示情况。然后把高 8位输出接逻辑电 平显示输入， D3 接“ 1”，控制 D2，D1，D0的输入情况，可看高 8位的不同显示情况。 4 个输入端接逻辑电平输出。逐项测试电路的逻辑功能，自拟真值表，记录实验结果。 【实验报告】 1画出实验线路，把观察到的波形画在坐标

9、上，并标上相应的地址码。 2对实验结果进行分析、讨论。【思考题】1. 译码器的应用。2. 译码器的功能扩展。实验十 数据选择器实验【实验目的】1. 掌握数据选择器的逻辑功能和使用方法。 【实验设备与器材】 1数字万用表、双踪示波器。274LS151 八选1数据选择器 1片； 74LS20 四输入端二与非门 1片【实验原理】 数据选择是指选择多个通道数据中的一路，传送到唯一的公共数据通道上去。实现 数据选择功能的逻辑电路称为数据选择器。 它的功能相当于一个多个输入的单刀多掷开 关，其示意图如下：图10-1 4 选1 数据选择器示意图1. 数据选择器 74LS15174LS151 是一种典型的集成

10、电路数据选择器，它有 3个地址输入端 C、 B、A，可选择I 0I 78个数据源， 具有两个互补输出端即同相输出端 Z和反相输出端 Z 。其引脚图和功能 表分别如下：表10-1 74LS151 的功能表图 10-2 74LS151 的引脚图表【实验内容】1 74LS153 数据选择器逻辑功能测试在主实验箱上正确插好 DIP 扩展板和辅助扩展板，在 DIP扩展板上找一个 16PIN 的 插座插上芯片 74LS153，芯片第 8脚接地（ GND）， 16脚接电源（ VCC）。将辅助扩展板的 VCC插孔， GND插孔分别与直流电源部分的 +5V插孔， GND插孔相连。将 74LS153的使能输 入端

11、和地址输入端分别接到辅助扩展板的逻辑电平输出，将 74LS153输出端 Z接到辅助扩展板逻辑电平显示的发光二极管上，检查连线正确无误后按下直流电源开关K101和K102。逐次拨动对应的拨位开关，根据发光二极管的显示变化，测试74LS151的逻辑功能。2. 用试用双 4选 1的数据选择器 74LS153设计电路使其实现函数：F (A,B,C) ABC ABC ABC ABC并测试电路的正确性。3. 将双4选1的数据选择器 74LS153扩展成 8选1数据选择器并连接电路验证其正确性。 . 【实验报告】1画出实验图，并填表。2对实验结果进行分析、讨论。【思考题】1. 用数据选择器设计任意组合逻辑电

12、路。2. 数据选择器的扩展。实验十一 组合逻辑电路的综合设计【实验目的】 1掌握组合逻辑电路的分析与设计方法。2加深对基本门电路使用的理解。【实验设备与器材】1仪器 数字万用表、示波器。2器件74LS00 二输入端四与非门 1 片74LS02 二输入端四或非门 1 片74LS04 六与非门 1 片74LS10 三输入端三与非门 2 片74LS20 四输入端二与非门 1 片74LS151 四选 1 数据选择器 1片【实验原理】 1组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。例如，根据与门的逻辑表达式 Z= AB =得知，可以用两个非门和一个或非门组合成一个与

13、门，还可以组合成更复杂的逻辑关系。2分析组合逻辑电路的一般步骤是：1) 由逻辑图写出各输出端的逻辑表达式；2) 化简和变换各逻辑表达式；3) 列出真值表；4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。3设计组合逻辑电路的一般步骤与上面相反，是：1) 根据任务的要求，列出真值表；2) 用卡诺图或代数化简法求出最简的逻辑表达式；3) 根据表达式，画出逻辑电路图，用标准器件构成电路；4) 最后，用实验来验证设计的正确性。4组合逻辑电路的设计举例1”时，输出端用“与非门”设计一个表决电路。当四个输入端中有三个或四个“ 才为“ 1”。设计步骤：根据题意，列出真值表如表 11-1 所示，

14、再填入卡诺图表 11-1 中表 11-1 表决电路的真值表表11-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式：Z = ABC + BCD + CDA + ABD最后，画出用“与非门”构成的逻辑电路如图 11-1 所 示：图11-1 表决电路原理图输入端接至逻辑开关 （拨位开关） 输出插口， 输出端接逻辑电平显示端口， 自拟真值表， 逐次改变输入变量，验证逻辑功能。【实验内容】1按照实验原理，利用主电路板上的资源，结合 DIP扩展板和辅助扩展板完成组合逻辑 电路的设计中的一个例子。2设计一个四人无弃权表决电路 （多数赞成则提议通过 ） ，要求用 2 输入四与非门来实

15、 现（如果资源不够可以使用 74LS04或 74LS20）。3设计一位全加器，要求用与、或、非门实现。4设计一个保险箱用的 4位数字代码锁，该锁有规定的地址代码 A、B、 C、D 四个输入 端和一个开箱钥匙孔信号 E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果 输入代码正确，保险箱被打开；如果输入代码错误，电路将发出警报。要求用最少的与 非门实现。5设计用 3个开关控制一个电灯的逻辑电路， 要求改变任何一个开关的状态都能控制电 灯由亮变灭或者由灭变亮。要求用数据选择器来实现。【实验报告】1将实验结果填入自制的表格中，验证设计是否正确。 2总结组合逻辑电路的分析与设计方法。【思考题】1.

16、 电路设计中的注意事项。2. 在设计中如何使电路设计最简。实验十二 触发器（一）【实验目的】1、掌握基本 RS、JK、T和 D触发器的逻辑功能。2、掌握集成触发器的功能和使用方法。3、熟悉触发器之间相互转换的方法。 【实验设备与器材】1仪器 双踪示波器、数字万用表。2器件74LS00 二输入四与非门 1 片74LS02 二输入端或非门 1 片74LS04 六反相器 1 片74LS10 三输入端三与非门 1 片74LS74（或CC4013） 双D触发器 1 片74LS112 （ 或CC4027） 双J-K触发器 1 片【实验原理 】触发器是能够存储 1位二进制码的逻辑电路，它有两个互补输出端，其

17、输出状态不 仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑 状态“ 1”和“ 0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定 状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻 辑单元。1基本 RS触发器图 12-1 为由两个与非门交叉耦合构成的基本 RS触发器，它是无时钟控制低电平直 接触发的触发器。基本 RS触发器具有置“ 0”、置“ 1”和保持三种功能。通常称 S 为置RS 触1”端，因为S =0时触发器被置 “1”； R 为置“0”端，因为R =0 时触发器被置 “0” 当 S = R =1 时状态保持，当 S

18、= R =0 时为不定状态，应当避免这种状态。基本 发器也可以用两个“或非门”组成，此时为高电平有效（ a）逻辑图（b） 逻辑符号图12-1 二与非门组成的基本 RS 触发器基本 RS 触发器的逻辑符号见图 14-1（b） ，二输入端的边框外侧都画有小圆圈，这是因为 置1与置0都是低电平有效。2JK 触发器在输入信号为双端的情况下， JK 触发器是功能完善、使用灵活和通用性较强的一 种触发器。本实验采用 74LS112 双 JK触发器，是下降边沿触发的边沿触发器。引脚逻辑 图如图14-2所示； JK 触发器的状态方程为：Qn +1 =JQ n +KQn图12-2 JK 触发器的引脚逻辑图其中，

19、 J和K是数据输入端，是触发器状态更新的依据，若J、 K 有两个或两个以上 输入端时，组成“与”的关系。 Q 和Q 为两个互补输出端。通常把 Q =0、Q =1 的状态定为触发器“ 0”状态；而把 Q =1，Q =0 定为“ 1”状态。JK 触发器常被用作缓冲存储器，移位寄存器和计数器。CC4027 是CMOS双 JK 触发器，其功能与 74LS112 相同，但采用上升沿触发， R、S 端为高电平有效。3T 触发器在JK触发器的状态方程中，令 J=K=T 则变换为：Q n1 TQn TQn这就是 T触发器的特性方程。由上式有：当T=1时， Qn1 Qn 当T=0 时， Qn1 Qn 即当T=1

20、时，为翻转状态；当 T=0时，为保 持状态。4 D 触发器在输入信号为单端的情况下， D触发器用起来更为方便，其状态方程为：Qn1 = D其输出状态的更新发生在 CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器， 触发器的状态只取决于时钟到来前 D 端的状态， D 触发器的应用很广， 可用作数字信号 的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。如双 D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374） 等。图12-3 为双 D（74LS74）的引脚排列图。图12-3 D 触发器的引脚

21、排列图5触发器之间的相互转换 在集成触发器的产品中， 每一种触发器都有自己固定的逻辑功能。但是可以利用转 换的方法获得具有其它功能的触发器。例如将JK触发器的 J、K两端接在一起，并认它为T端，就得到所需的 T触发器。JK 触发器也可以转换成为 D触发器，如图 12-4 所示。图12-4 JK 触发器转换成为 D 触发器【实验内容】1测试基本 RS触发器的逻辑功能利用 DIP扩展板和辅助扩展板，寻找到适合的芯片完成本实验。按图12-1 ，用两个与非门组成基本 RS触发器，输入端 S、R接逻辑电平输出插孔（拨位开关输出端），输出 端Q 和Q 接逻辑电平显示单元输入插孔（发光二极管输入端），测试它的逻辑功能并 画出真值表将实验结果填入表内。将两个与非门换成两个或非门， 要求同上，测试它的逻辑功能并画出真值表将实验 结果填入表内。2测试JK触发器 74LS112的逻辑功能1）测试 JK触发器的复位、置位功能利用 DIP扩展板和辅助