习题5时序逻辑电路分析与设计数电含答案

1、时序逻辑电路分析与设计数字电子技术题 5.15.1 分析图题 5.15.1 所示电路的逻辑功能。 并画出电路在输入端 101101010110100 0时的时序图。解：首先从电路图写出它的驱动方程：D1XQ2D2XQ1Q2X (Q1Q2)将上式代入 D D 触发器的特性方程后得到电路的状态方程：Q1n 1XQ2Q2n 1X(Q1Q2)电路的输出方程为：丫XQQ2根据状态方程和输出方程画出的状态转换图如下图示：所以，电路的功能是可重叠111111 序列检测器。当 X X 收到 1011010010110100 时的时序图是：X X 收到序列为X/YX/Y题 5.25.2分析图题 5.25.2 所

2、示电路的逻辑功能。并画出电路在连续的时钟脉冲作用下的时序图。解：首先从电路图写出它的驱动方程:JiQiQ2K1J1Q1Q2J2QiQ2将上式代入 D D 触发器的特性方程后得到电路的状态方程:Qin 1Q2n 1JiQ KiQiQiQ2J2Q2K2Q2Q- Q2电路的输出方程为:丫QiQ2根据状态方程和输出方程画出的状态转换图如下图示:CDQiQi丁niK2J2QiQ2图题 5.1CP图题 5.2Q2Q21Z Z所以，电路的功能是模3 3 记数器。题 5.35.3试画出“10111011 ”不可重叠序列检测器的原始状态图和原始状态表。 信号 X X 依序收到 10111011 时，输出 Z Z

3、 为 1 1，否则 Z Z 为 0 0。例如：当X X = 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 ,贝 y yZ Z = 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0。解：原始状态图如下所示：Qn+1/Z01S0S0/0S1/0S1S2/0S1/0S2S0/0S3/0S3S2/0S0/1S4S0/0S1/0题 5.45.4试画出“10011001”可重叠序列检测器的原始状态图和原始状态表。 输入端 X X 依序收到 10011001 时，输出 Z Z 为 1 1。且若 Z

4、=1Z=1，则仅当收到输入信号为 号 Z Z 才变为 0 0,否则保持为 1 1。例如：当X X = 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 ,贝 y yZ Z = 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1。解：原始状态图如下所示：Qn+1/Z01S0S0/0S1/0S1S2/0S1/0S2S3/0S1/0S3S0/0S4/1S4S2/0S1/0当输入该电路在0 0，输出信原始状态表如下所示:题 5.55.5若设计一个同步

5、时序电路，每输入四位数码，电路恢复初态。在四位数码中， 如果有且仅有三个 1 1,则输出 Z Z = 1 1,否则 Z Z = 0 0。要求画出该电路的状态转换图和状态表, 并作状态化简。题 5.65.6用观察法化简表题 5.65.6 (1 1 )、(2 2)所示的原始状态表。表题 5.6 (1) 状态表 1Sn+1/Y、SoS1S2S30S1/1S0/1S3/1S2/11S2/0S2/0S0/0S0/1表题 5.6 (2)状态表 2Sn+1/Y snABCDE0B/0C/0C/0E/0C/01A/1A/0B/0D/1D/0解：(1 1)由题意知：S0S0 与 S1S1 等价 所以，化简后结果是：S0S2S30S0/1S3/1S2/11S2/0S0/0S0/1(2 2)由题意知：A A 与 D D 等价，B B 与 E E 等价 所以，化简后结果是：S+1/Y、ABC0B/0C/0C/01A/1A/0B/01题 5.115.11 用 4 4 位二进制同步计数器 7416174161 和 8 8 选 1 1 数据选择器设计一个能够产生1110011100 并循环的序列信号发生器。进位输