DSP技术与应用期末试卷B_第1页
DSP技术与应用期末试卷B_第2页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、 姓名 学号 专业： 班级 任课教师： 密 封 线 仰恩大学20112012学年第二学期期末考试试题 dsp技术 试卷 (b)适用班级: 09通信 (开卷)一、填空(每空1分，共10分)1tms320f2812的系统控制模块包括晶振、 、 、低功耗等。2adc模块中，可以通过s/w 、 、 、 四种方式来启动adc3f2812dsp内核总计有16根中断线，其中 和 是不可屏蔽中断。4在evb中， 为比较单元提供时钟基准。5在ev中，要产生对称pwm信号，需在 计数模式。6adc模块中， 个模拟输入通道。二、用文字简要描述下面各寄存器的主要功能（每题4分，共20分）1txpr与txcmpr2gp

2、xdir与gpxdat3tcr与prd4pclkcr与lospcp5maxconv与adcresultn三、简答题（每题6分，共30分）1试说明：在程序中设置完pllcr后为什么还需要延时。2根据下图，描述gpio各寄存器设置的流程。3cpu定时器产生中断的时间间隔跟那些寄存器有关。4下图是ev中的比较单元产生对称pwm的波形，请描述其如何产生？5简要说明f2812处理器上锁相环工作的配置模式。四、计算(共10分)已知oscclk=30mhz；pllcr30=1010b；hispcp =0011b；adctrl341=0010b；adctrl7=1b；求adcclk？五、分析（每小题15分，共

3、30分）已知oscclk=30mhz，sysctrlregs.pllcr=0x6；sysctrlregs.hispcp.all=0x2；void init_eva() evaregs.t1pr = 0xffff; evaregs.t1cmpr = 0x3c00; evaregs.t1cnt = 0x0000; evaregs.t1con.all = 0x1042; evaregs.t2pr = 0x0fff; evaregs.t2cmpr = 0x03c0; evaregs.t2cnt = 0x0000; evaregs.t2con.all = 0x1042; evaregs.gptcona.bit.tcmpoe = 1; evaregs.gptcona.bit.t1pin = 1; evaregs.gptcona.bit.t2pin = 2; evaregs.cmpr1 = 0x8000; evaregs.cmpr2 = 0xc000; evaregs.cmpr3 = 0x4000; evaregs.actra.all = 0x0666; evaregs.dbtcona.all = 0x0000; / disable deadband evaregs.comcona.all = 0xa600;1. 请分析sysclkout、hspclk、gpt2的工作时钟分别

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论