基于XilinxFPGA的硬件协处理器设计

1、    基于xilinxfpga的硬件协处理器设计    张强王华苏宏锋闫晓茹摘要：dsp+fpga模式具有结构复杂、成本高以及资源浪费比较严重的缺点，基于fpga的软硬件协同设计已成为dsp+fpga的理想替代方案。fpga软硬件协同系统中，硬件协处理器的高效设计尤其重要。xilinx 提供了三种硬件协处理器设计方法：hdl语言+ip核，system generator和hls（high-level synthesis）。鉴于hdl语言描述算法能力有限，重点研究了后两种硬件设计方式。在实验环节选取sobel边缘提取算法，并用system generat

2、or和hls加以实现。最终结果说明，这两种新颖的设计方式具有设计效率高、能够实现较复杂算法以及加速仿真和验证的优越特性。关键词：fpga；硬件协处理；system generator；hls中图分类号：tp332 文献标识码：a 文章编号：1007-9416（2017）04-0173-021 引言dsp+fpga的结构具备一定的灵活性和通用性，能够满足实时性要求。但也具有结构复杂、成本较高以及资源浪费严重的缺点1。基于fpga的软硬件协同设计具有结构紧凑、设计灵活、硬件资源利用率高以及成本较低的优势。fpga利用任务内部的并行机制和自定义大小的存储器，能够为每一个计算任务优化数据路径，从而获得

3、很高的计算能力2。除此之外，fpga能提供一种机制保证任务的确定执行，具有很好的实时处理能力3。由此可见，硬件实现算法具有计算能力强和实时性高的两大优势。软硬件协同系统中，硬件协处理器的高效设计对系统性能指标影响巨大。由于hdl语言只是针对硬件描述的，对于算法表达、仿真和验证并不方便，与c语言等高级语言相比，可靠性也较差4。这些不足严重妨碍了软硬件协同系统的实现与性能。本文針对system generator和hls两种高层次综合设计方法，设计了sobel算法硬件协处理器。实验结果表明：system generator和hls能够更高效完成硬件协处理器的设计，加速复杂算法的硬件实现、仿真和验证

4、。2 sobel边缘提取算法sobel算子是用于水平和垂直边缘检测的简单检测子，能够很好的处理灰度渐变和噪声多的图像。具体实现是两个模板gx和gy与图像中的每一个像素进行卷积。sobel算子3*3模板如下：s（x，y）=gi（x-1，y-1）+2gi（x-1，y）+gi（x-1，y+1）-gi（x+1，y-1）+2gi（x+1，y）+gi（x+1，y+1）+gi（x-1，y-1）+2gi（x，y-1）+gi（x+1，y-1）-gi（x-1，y+1）+2gi（x，y+1）+gi（x+1，y+1） （2）由于算法需对每一个像素进行处理，且本身较简单以及计算重复性高，适合采用流水线并行的方式进行硬件

5、实现。sobel算法流程图如图1。3 system generator与hls实现硬件协处理器设计所需模块5：from workspace、to workspace、gateway in、gateway out、system generator模块、共享存储器、subsystem模块、mcode、edk processor以及resource estimator模块等。由图2所示，在simulink中搭建软硬件协同设计的最终模型，其中深色模块是sobel算法子系统，里面封装了具体的实现。sobel子系统分为4个模块，采用全流水线方式：分别是3行缓冲模块、x/y方向梯度运算模块、绝对值相加和二值

6、化模块。最后，选择hdl netlist编译类型，生成hdl文件。基于hls的设计主要分为：语言选择、接口设计、算法设计以及程序优化设计等内容。本文选择c+语言实现sobel算法，硬件接口采用ap_fifo方式，对应总线axi4-stream。算法分为：3行缓冲器、窗口缓冲器、滤波函数等模块。在本例中，采用了循环优化pipelining和dependence指令，消除行缓存器的数据依赖性，使循环结构实现流水线处理。运用inlining优化指令，解除了函数的不同层次问题，减少延迟和增加吞吐量。最后选择edk pcore导出方式。除了生成硬件接口模块以外，还会自动生成驱动模板。4 实验与测试结果分

7、析实验选择zynq xc7z020-1clg484器件进行仿真。器件内嵌双arm cortex a9硬核，主频高达667mhz，主要用于软硬件协同领域。仿真测试的图像大小1080*1920，bmp格式。系统的仿真结果如图3所示。其中图3（a）为原图，图3（b）为处理参照图，图3（c）为system generator仿真结果图，图3（d）为hls仿真结果图。时序仿真波形如图4、5所示。两种设计工具都提供了testbench的自动生成，其中system generator采用isim仿真，hls采用modelsim进行仿真。由仿真时序图和表1可知，system generator流水线的初始化间

8、隔小于hls，这是因为数据路径规划不同造成的。由表2可知，综合后hls逻辑资源消耗虽然多一些，但算法执行速度得到提升。由上可知，system generator能够对数据路径进行直观的规划，方便并行处理和流水线实现，但其接口设计能力明显较弱，只提供基于系统总线的接口；hls通过接口优化和算法优化指令隐藏了综合的具体实现，流水线实现简单，且支持axi-stream和dma接口，但数据路径规划不直观。实际中，system generator可以通过优化数据路径、添加输入输出寄存器和改变运算模块的实现方式（如采用dsp48硬核）改善协处理器性能。hls可以通过改变程序结构、优化高层次综合指令的组合方

9、式实现。5 结语软硬件协同系统中，硬件协处理器的高效设计是提升系统性能的关键。本文通过sobel算法实例，对基于system generator和hls的硬件协处理器设计进行详细的介绍。仿真结果表明：两种设计方式各有优劣，共同的优点是：易于进行系统级设计、仿真和验证，克服了采用hdl语言描述算法的不方便性，都能够实现较复杂的算法；缺点为：system generator的接口设计能力不足；hls的数据路径的规划不直观。参考文献1沈淦松，叶玉堂，刘霖，刘娟秀. fpga软硬件协同处理实时图像处理系统j.光电工程，2012，39（10）：143-150.2carlos gonzález，

10、daniel mozos， javier resano，et al. fpga implementation of the n-findr algorithm for remotely sensed hyperspectral image analysisj. ieee transaction on geoscience and remote sensing， 2012，50（2）：374-388.3sebastian lopez，tanya vladimirova，carlos gonzalez，javier resano，et al. the promise of reconfigurable computing for hyperspectral imaging onboard systems：a review and trendsj. proceedings of the ieee， 2013， 101（3）：698-722.4夏宇闻.verilog 数字系统设计教程m.北京：北京航空航天大学出版社，2008.5罗婷婷，王厚军，曾浩.基于system generator的插值滤波器的fpga实现j