智力竞赛抢答器课程设计（西华大学陈曦版）

1、1前言12总体方案设计22.1设计方案一22.2方案二32.3方案比较32. 5方案选择43单元模块设计53.1电源电路53.2锁存电路53.3编码电路63.4译码显示电路73.5报警电路83.6定时电路83.7抢答指示灯电路93.8主持人清零按钮93.9脉冲产生电路103.10电路参数的计算及元器件的选择105特殊器件介绍125.1 编码器74ls148125.2 锁存器 74hc573135.3中规模集成bcd七段显示译码驱动器135.4 译码器 74ls48145.5 译码器 74ls138156系统调试176.1调试时遇到的问题176.2系统调试177系统功能*指标参数187.1系统功

2、能187.2指标参数18缺“谢舌总结与体会199参考文献201前言随着科技的发展，市场上的抢答器有jlq-2普通型抢答器、jlq-3型带到计时 型抢答器、jlj-2型3位led电子记分器、spc-7a单屏小型、spc-7b单屏屮型、 智力竞赛抢答器、有锁定功能抢答器、多功能智力抢答器这些抢答器具备定时抢 答、定时回答、显示组号、显示时间、违例、复位、抢答声响及计时终止音讯。预置 抢答规定时限、答题时间，倒计时等功能，比赛程序全自动进行。超大屏幕数码显示 分数、组别、时间、声音、直观清晰、微电脑自动计时、定时、自动判别抢答、公证 准确。还可时间设定，抢答时限规定:0199秒可调，答题时限规定：0

3、1-99秒可调。 特点：可悬挂式显示屏主机，真正led数码管显示，电视台专用、特大、带灯光抢 答器按钮；做工精细，操作简便，且安装简单。现在工厂、学校和电视台等单位常举办各种智力竞赛，抢答记分器是必要设备, 适用于各类知识竞赛、文娱综艺节口，尤其是在电视上的各种知识竞赛。在我校举行 的各种竞赛屮我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方 法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平 性。为解决这个问题，我准备就本次课程设计的机会制作一个低成本但又能满足学校 需要的八路数显抢答器。抢答器适用于各类知识竞赛、文娱综艺节口，尤其是在电视 上的各种知识竞

4、赛，除了可以把各抢答组号、违例组号、抢答规定时限、答题时间倒 计时/正计时在仪器面板上显示外，还可外接大屏幕显示屏显示给赛场与观众，便于监 督，公平竞争.2总体方案设计2.1设计方案一如图2所示为总体方框图。抢答按钮被按下时，通过优先编码电路进行编码，通 过锁存器进行锁存后达到让其他抢答无效，锁存后，其他抢答按钮再按下无效。再由译 码电路译码，由译码显示选手的编号由555构成的单稳态组成一个定时器，定时两秒， 由555构成的多谐振荡器使扬声装置发出延续两秒钟的响声。主持人通过锁存器控制清 零端。当主持人按下清零按钮时，译码电路的输入全为零，从而达到清零的目的。其工作原理为：接通电源后，主持人将

5、开关拨到”清零”状态，抢答器处于禁止状态, 编号显示器灭灯；主持人将开关置;开始”状态，宣布”开始”抢答器工作。扬声器给出声 响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬 声器提示。禁止二次抢答。如果再次抢答必须由主持人有控制电路再次操作”清除”和” 开始”状态开关，清除和开始均有控制电路进行控制。抢答按钮被按下时，通过优先编码电路进行编码，通过锁存器进行锁存后达到禁止 其他抢答，锁存后，其他抢答按钮再按下无效。控制电路对优先编码电路和锁存器进行 控制，并且由主持人开关控制。在由译码电路译码，由译码显示选手的编号。图2方案一方框图2.2方案二当某一选手按下抢答按

6、钮，先经由锁存器锁存，达到其他选手再抢答便无效的目的, 再通过优先编码器进行编码，从而共同实现当一名选手按下抢答按钮后其余选手再按无 效，然后通过优先编码器对输入的信号进行编码，然后经由译码电路，最后在led数 码管显示器上显示对应的编号，从锁存器的一个端口出来的信号通过定时电路和脉冲产 生电路，实现两秒的定时，最后在扬声电路中持续响两秒钟。主持人在译码器的输入端 有一个控制按钮，当一按下时，译码器的输入为零，从而实现清零功能。这样设计的电 路就可以实现很强的先后分辨能力，即使先后只差儿毫秒也可以分辨出来。同时只要主 持人不清零，选手的编号就会一直保持下去。本抢答器可同时供8名选手或8个代表队

7、 比赛，分别用8个开关s1,s2,s3,s4,s5,s6,s7,s8表示。同时设置一个系统清除和抢答控 制开关，该开关由主持人控制。此抢答器应具有数据锁存功能与显示功能。即选手按动 按钮，锁存相应的编号，并在数码管上显示，同时蜂鸣器发岀报警声响提示。选手抢答 实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清零为止。图2.2方案二方框图2.4方案比较通过对方案一和方案二的比较可以看出，主要的区别方案一先进行编码后进行锁 存。方案二是先进行锁存后进行编码。方案一是先编码后进行锁存，通过输入的编码输 出来控制锁存，从而达到锁存。但方案一有个问题就是输入的信号和从编码器输出的信 号的一个先后顺

8、序，存在竞争。如果编码器输出信号的传到速度比信号的输入速度快， 在实际电路仿真中，有可能不能达到好的锁存效果，造成抢答器的一些功能无法实施。 方案二则不会有此类问题产生，只要有选手按下抢答按钮，就有信号输入到锁存器，再 由锁存器作用编码器，使得锁存器发挥作用，不会产生信号的竞争。2.4方案选择通过对比，最终选择方案二作为本次设计的基本方案。（如果此部分内容过少，可与上一节合并）3单元模块设计3.1电源电路电源采用集成稳压电路，器件用7805,三端式集成稳压器的输出电压是固定的，在 使用中不能进行调整，固定正电压输出。整流滤波电路由分立元件组成。整流部分采用 了由四个二极管组成的桥式整流器成品，

9、滤波器电容一般采用几百几千微法。当稳压 器距离整流滤波电路比较远时，再输入端必须接入电容器，以抵消电路的电感效应，防 止产牛自激震荡，输出电容用以滤除输出端的高频信号，改善电路的赞台响应。先将输 入的220v 50hz的交流电源通过变压器变成小电压，然后经过一个桥式整流，滤去大部 分的纹波电压，然后将输出的信号通过一个二极管进行滤波，然后通过一个三端集成稳 压器w7805得到一个5v的直流电源，将此时的输出电压再经过一次电容滤波，得到一 个稳定的+ 5v .w流电源输出，得到一个稳定的+5v肓流电源输出图3.1为电源电路图。图3.1电源电路电路图3.2锁存电路1 oor11厂21 n1 c31

10、 lz oniq4zu-v3q4q5at676d 7d anac89qcu2 74hc57218iic1712c1613n151c142n133c124-0-oic0a1b>c3a耳567eleo74lsi48159-73 r4图3.2锁存电路图此模块由74hc573来实现，0e为输出控制端，ie为锁存端， d0,dl,d2,d3,d4,d5,d6,d7 为数据输入端，q0,ql,q2,q3,q4,q5,q6,q7 为数据输出端。 当oe二113寸，不允许输出，q0q7为0；当oe为0吋，允许输出，即此吋当le二1吋, q0q7二d0d7;当le二1吋索存并保持不变。ei,eo控制十六位

11、信号输出电平，ei为低 电平。图3.2为锁存电路图。3.3编码电路此模块主要有74ls148集成芯片构成。该编码器有8个信号输入端，3个二进制码 输出端。此外，电路还设置了输入使能端ei,输出使能端eo和优先编码工作状态标志 gso当ei=0时，编码器工作；而当ei=1时，则不论8个输入端为何种状态，3个输出 端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种 情况被称为输入低电平有效，输出也为低电來有效的情况。当ei为0,且至少有一个输 入端有编码请求信号（逻辑0）时，优先编码工作状态标志gs为0。表明编码器处于工 作状态，否则为1。在8个输入端均无低电平输入信号和

12、只有输入0端（优先级别最低 位）有低电平输入时，a2a1a0均为111,出现了输入条件不同而输出代码相同的情况, 这可由gs的状态加以区别，当gs=1时，表示8个输入端均无低电平输入，此时 a2a1ao=111为非编码输出；gs=0时，a2a1ao=111表示响应输入0端为低电平时的 输出代码（编码输出）。eo只有在ei为0,且所有输入端都为1时，输出为0,它可与 另一片同样器件的ei连接，以便组成更多输入端的优先编码器。74ls148对最先按下 的开关进行编码，并将其传到下一个环节的译码器上，发光二极管发光起提示作用。图3. 3为编码电路图。2745677oc c1d1q2d2q3d3q4d

13、4q5d5q6d6q7d7q8d8qu2 74hc57319t717161514 亘1212-0o ojo23456774lsi48gsbc76图3.3编码电路3.4译码显示电路led为bcd码到七段码的显示译码器，它可以直接驱动共阴极数码管。显示器用 中 规模七段共阴极led显示器.当74ls48中四个输入的信号就全为零，就达到了清零的 目的，并且在led显示器上显示0。显示从1到8个阿拉伯数字，编码器实现了对开关 信号的编码并以bcd码的形式输出。为了将编码显示出来，需用显示译码电路将计数 器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。一般这种译码通常 称为7段译码显示驱动器

14、。如果不用上述功能，则三个控制端接固定高电平。当dbca 端依次加入不同的二进制代码，译码器输出端将得到另一种与之一一对应的代码，由此 控制七段半导体数码管，使之显示所要求的十进制字形。用以分辨出并显示抢答动作最 快的选手的编号的功能。电路中，tt.両为三个控制端：z7接低电平时，输出全为低电平，连接共阳极数码管时数码管七段全亮，此时与输入的译码信号无 关，此功能用于测试数码管的好坏。可接低电平时，输岀全为高电平，被驱动数码管 七段应该全灭，与输入的译码信号也无关。両接低电平并且译码输入为0时，该位输 出显示的“0”字应被熄灭，即不显示；而当译码输入为非“0”时，则正常显示，该输 入端用于消除

15、无效的“0”，rbo,当该译码器的顾接低电平并且译码输入dcba也 为0时，而°输出低电平，即而刁=両。相邻译码器之间的両和而q的配合使用， 可以实现消除无效“0”的作用。图3. 4为译码电路图。7126aabbccddeltfbi/rbog1312111091514111g 120rbi74ls48led+u3led1图3.4译码电路3.5报警电路（此部分内容过少）'（驱动电路结构不合理）图3.5报警电路3.6定时电路由555构成的单稳态定吋器，此定时器只有一个稳定状态，在未加触发脉冲前, 电路处于稳定状态，在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留 一段吋间后

16、，电路又自动返回稳定状态。暂稳定状态的长短取决于电路的长短，与 触发脉冲无关。由于单稳态触发器所处理的信号为负脉冲，而输入端为一个正脉冲, 所以要在输入端2前加一个反相器，才能达到设计的要求。在5处接一个小的电容, 这样可滤除电源电流跳变引入的高频干扰，而且电容不需要太大，只需要0.01 uf 就可以了。清零端4接高电平，一直不清零，与电源端8接到一起，接设计出的+ 5v直流电源。所输出的正脉冲可以起到一个控制的作用，就实现了控制两秒的输入。 在单稳态电路中，要求输入出发信号的周期必须大于输出信号的脉宽，另外输入信 号的负脉冲宽度必须小于输出信号的脉宽，要保证在输入信号下降沿未到来吋，触 发输

17、入端为高电平。图3.6为定时电路图。+5vff1,k ipoc 寸ic274.7kcl 卜0.01 upgtctratsoune555图3.6定时电路3.7抢答指示灯电路在此模块中，主要由集成译码器74ls138和八个发光二极管构成，主要达到让一腔 达到的选手所对应的指示灯一直发光直到主持人清零为止的目的。74ls138为三线一一 八线译码器，该译码器有三个输入端a,b,c,他们共有八种状态的组合，既可以译出八个 输出信号yo, y1,y2,y3,y4,y5,y6,y7。74ls138的三个输入端分别接74ls148的三个 输岀端，而74ls138的八个输出端再分别接八个发光二极管，二极管另一

18、端接地。 74ls148的输出信号作为74ls138的输入信号，经过74ls138的译码后在传入对应的放 光二极管中，使对应的发光二极管倒通而发光，从而可以作为抢答到的选手的指示灯。 图3.7为抢答指示灯电路图。3.8主持人清零按钮此模块是通过一个开关对锁存器74hc573和译码器74ls148的使能端的控制从而 达到对整个装置的清零作用，不影响第二次抢答。当开关被按下时，锁存器74hc573 的使能端为低电平，则锁存器取消锁存，译码器74ls148的使能端为高电平，译码器停 止译码，从而达到灭灯和显示器清零的作用。图3.8为主持人控制清零端的电路图。3-9脉冲产生电路图3.8主持人控制清零端

19、的电路图oijtne555tc tr| 0.47ufri5 1kt716ri6ik42tc0.0111f图3.9脉冲产生电路图由555定时器构成的多偕振荡器。如图3.9所示，接通电源后，电容c被充电，vc 上升，当vc上升到23vcc时，触发器被复位，同时放电bjtt导通，此时vo为篆电 平，电容c通过r2和t放电，使vc下降。当vc下降到l3vcc时，视发器又被置位, vo翻转为高甕平 当vc上升到23vcc时，触发器又发生翻转，如此周而复始，在输 出端就得到一个周期性方波。pr为控制信号，当pr为高电平吋，多谐振荡器工作，自軼,电路停振。 _310电路参数的计算尅元器件的选择/"

20、此部分内容可以结合“单元模块设、 计”模块一并介绍，不需单独列出丿1甕路参数的计算 _ _ 1假设负载电故为500ma,若输出电压为5伏，则负瞭电阻：；： 10欧姆。2电亏频率为50赫兹，则t二0.02s。3 根据 crl>二(3-5) t/2,贝ij c>= (3 5) t/2/rl= 3000 5000 uf4 电容耐压应大于 1.42 x vac 即 vc >= 1.42x9 x 250/220= 14.5 v,其中 250/220 是考虑 市网电源电压过高吋的情况。5 2.53v <=vi -vo <=40 v。6 vo = vre (1+r2/r1) +

21、 iadj x r2 ,其中 vre=1.25 v, iadj 为 looua 因iadj非常小，可以忽略，所以可以简化为vo = 1.25 (1+r2/r1)7 1.25v= vo = 37v,电流小于1.5a,保护电流为2.2a,最大耗散功率为20wo8由555构成的单稳态触发器，要想实现定时为零秒钟，即tw二2,因为tw二1.1rc,所以 ro0.55,则可计算出r1值,所以选取r1为5.1k。9由555构成的多谐振荡器，要实现使报警电路发出声咅，则应取其频率为1kh乙 因f二143(r1+2r2)c,所以计算岀r1,r2的值为1k。2元器件的选择(此部分内容错误)1. mc7805 个

22、，trans02变压器一个，swpb开关9支。2. 集成芯片 74ls148 1 片，74hc573 1 片，74ls48 1 片,74ls138 1 片,74ls27 1 片。3. 电阻 510q 2 只，1kq 9 只，4.7kq 1 只，5.1kq 1 只，10kq 2 只，15k q 1 只，lkq 10 只。4. 电容 0.1uf3 只，0.47uf 1 只，100uf2 只，47ufl 只，2200ufl 只。5. 三极管9013 1只。6. 发光二极管9只，共阴极显示器1只。二极管5支。7. 扬声器一个；555定吋器2个。5特殊器件介绍（小学老师说：第3章完了应该是第4章）5.1

23、 编码器 74ls14874ls148为8线一3线优先编码器，表5丄1为其真值表，图5丄1为其管脚图，图 5.1.2为其电路图。从74ls148功能表不难看出,输入优先级别的次为7, 6,0。 输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低 电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的 输入6和输入7均为1时，输出代码为010,这就是优先编码器的工作原理.74ls148i作原理如下：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端ei, 输出使能端eo和优先编码工作状态标志gso当ei二0时，编码器工作；而

24、当ei二1时，则不论8个输入端为何种状态，3个输出端均 为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况 被称为输入低电平有效，输出也为低电来有效的情况。当ei为0,且至少有一个输入端 有编码请求信号（逻辑0）时，优先编码工作状态标志gs为0。表明编码器处于工作状 态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优 先级别最低位）有低电平输入时，a2a1a0均为111,出现了输入条件不同而输出代码 相同的情况，这可由gs的状态加以区别，当gs=1时，表示8个输入端均无低电平输 入，此时a2a1a0二111为非编码输出;gs=0时,a2a1a

25、0二111表示响应输入0端为低 电平时的输出代码（编码输出）。eo只有在ei为0,且所有输入端都为1时，输生为0, 它可与另一片同样器件的ei连接，以便组成更多输入端的优先编码器。表5.174ls148 8线一3线二进制编码器真值表inputsoutputsel01234567a2a1aogseohxxxxxxxxhhhhhlhhhhhhhhhhhhllxxxxxxxlllllhlxxxxxxlhllhlhlxxxxxlhhlhllhlxxxxlhhhlhhlhlxxxlhhhhhlllhlxxlhhhhhhlhlhlxlhhhhhhhhllhllhhhhhhhhhhlhh = high, l

26、 = low, x = irrelevant图5.174ls148管脚图、电路图5.2 锁存器 74hc573原理：oe为输出控制端，ie为锁存端，d0,dl,d2,d3,d4,d5,d6,d7为数据输入端, q0,ql,q2,q3,q4,q5,q6,q7为数据输出端。当oe=1时,不允许输出,q0q7为0；当 oe为0时，允许输出，即此时当le二1时，q0q7二d0d7;当le二1时索存并保持不变。 ei,eo控制十六位信号输出电平，ei为低电平。z777777700c1d1q2d2q3d304d40 %丿djq6口6q7d7q8d8074hc5731918ne151413图5.274ls5

27、73管脚引线图53中规模集成bcd七段显示译码驱动器译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能 实现译码功能的组合逻辑电路称为译码器。集成译码器可分为三种，w：二进制译码器、二一十进制译码器和显示译码器。二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号 的电路。也称为变量译码器。若输入端有n位，代码组合就有v个，当然可译出2n 个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是bcd七段译码器。其输出 是驱动七段字形的七个信号，常见产品型号有74ls48. 74ls47等。字符显砺器：分段伏显示是将套笆由分布在v平面上的若干段庇光嫌划

28、滄成。电 子计算器，数字万用表等显示器都是显示分段式数字。而led数码显示器是最常见的。 通常有红、滿、黃等颜色。led的死区电压较高，工作电压大约1.53v,驱动勒流为 几十毫安。图5.3是七段led数码管的引j畔图和显示数字情况。7$ls47译码驱动器输 出梢低电平有效，所以配採的数码管须釆用共阳极接法；而74ls48译码驱动器输出是 高电平有效，所以，配接的数码管须采衙兰阴极接法。数码管常用型号有bs20kbs202 等。图5.3 (a)是共阴式led数码管的原理图，使用时，公阴极接地，7个阳极dg 由相应的bcd七段译码器来驱动，如图5.3 (b)所示。q f a blolllll 6

29、(b)七段字形组合情况af| q_lb e i i crmi5 e d c(a)引线图图5.3七段led数码管5.4译码器74ls48图5.3共阴式led数码管的原理图和驱动电路74ls48是输出高电平有效的中规模集成bcd七段显示译码驱动器，它的功能 简图和管脚引线图如图5.4所示。其真值表见表5.2所示。表5.2 74ls48真值表(同张表最好不分页)输入输出a3a2aiaoabcdefg01100001111111011x00011011000021x00101110110131x00111111100141x01001011001151x01011101101161x011010011

30、11171x01111111000081x10001111111191x100111110011101x101010001101111x101110011001121x110010100011131x110111001011141x111010001111151x111110000000火 灯xxxxxx00000000火零10000000000000试灯0xxxxx1111111174ls48的输入端是四位二进制信号(8421 bcd码)，a. b、c、d、e、f、g是七段 译码器的输岀驱动信号，高电平有效。可直接驱动共阴极七段数码管，ei是使能端， 起辅助控制作用。74ls48图5.4 7

31、4ls48功能简图和管脚引线图5.5 译码器 74ls13874138是一个三线八线译码器。74138的工作原理如下,74138有三个输入端：a0、al、a2和八个输出端q0q7。当输入端ao、al、a2的编码为000时，译码器输出为 q0=0,而q1q7=l。即q0对应于ao、al、a2为000状态，低电平有效。ao、a1、 a2的另外7种组合见后面的真值表，表5.5 74138三线八线译码器真值表。图中s1、 s2、s3为使能控制端，起到控制译码器是否能进行译码的作用。只有s1为高电平，s2、 s3均为低电平时，才能进行译码，否则不论输入按输入为何值，每个输出端均为1。输 入端 ao、al

32、、a2 为 000,控制端 sl = l、sl=0、s2=0。表5.3 74138三线-八线译码器真值表（这个表的格式有点问题）序输入输出号s1s2+s3a2alaoqoqiq2q3q4q5q6q7x<ph（p<p<p111111110<p<p<p<p1111111101000001111111110001101111112100101101111131001111101111410100111101115101011111101161011011111101710101111111106系统调试6.1调试时遇到的问题把上面所设计的单元电路连接起来可得

33、到整机电路。然后可在印刷电路板上焊接分 立元件并进行调试。在调试的过程中可能会遇到由于逻辑门传输延时的存在而带来的竞 争冒险问题，主要表现在当按键大于8时，在连续按键的情况下大约有10 %的可能性 误显不为8 o在设计过程中，我首先遇到的问题是如何把选手的编号锁存起来。后来经过查阅资 料，我利用74hc573的锁存功能，用74hc573的输出来控制cp脉冲的通断，从而完 成琐存功能。如何把74hc573的输出转化成8421 bcd码也是我遇到的一个主要问题。后来通过 列出真值表，经过反复比较选用输入与门74ls48才得以实现。6.2系统调试1. 测试使用的主要的仪器和仪表是万用表。2. 调试电路的方法和技巧是用红黑表笔测试接电源处是否有电压显示，再用表笔分别 测试各集成块和电阻，电容的电压，注意用手背触摸一下，检查各仪器是否发热工作，。3. 仿真测试的数据电压显示为6.69伏等。4. 调试中出现的故障，原因及排除方法有的电阻焊接为虚焊，原因是检查发生漏洞， 排除方法是再焊接；74ls148接地引角8不为零。7系统功能、指标参数7.1系统功能1. 此设计为一个8名选手参加的比赛抢答器