中规模集成电路的应用实验报告

1、实验题目中规模集成电路的应用（一）实验时间2019 年 10 月30 日一、实验目的1.74ls138 74ls139 74ls148 功能验证；2.用 74ls138 74ls139 实现全加器、全减器二实验环境（1）+5v 直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）multisim isis（5）集成芯片 74ls138,74ls139，74ls148，74ls20、74ls00（6）直流数字电压表三、实验内容与步骤1. 74ls139 功能验证基本功能验证：如右图2. 74ls148 功能验证基本功能验证：如下图3.用 74ls138 以及 74ls00 实现全加器、全减器（1

2、）实验分析：74ls138 三个输入对应 8 个输出，意思就是一个 3 位的二进制输入对应一个 10 进制的一位例如 abc 输入 111 那他那边的 y 就会输出对应的一个位置如果 abc 译码为 8 那 y 里面就有一个位被弄为低电平。74ls138 就是 38 译码器，是 ttl 系列的，也就是 74 系列，有三个输入端 a0，a1，a2，其中 a2 是高位，输出是八个低电平输出 y0 y7，工作电压一般的 5v。（2）用 74ls138、74ls00 实现全加器电路图如下：（4）全减器真值表：用 74ls138、74ls00 实现全减器电路图如下：四、实验总结通过本次课程设计对全加器器

3、的设计和实现，确实积累和总结了不少的经验， 锻炼了我的独立工作和实际动手能力，加深了对全加器工作原理的认识，提高了对复杂的综合性实践环节具有分析问题、解决问题、概括总结的实际工作能力。经过这次短暂的实验报告， 使我从中学到了不少的道理，真正的理解到，理论与实践之间还是有很大的距离，这必将有利于我们以后的学习。使我明白，在以后的学习中，要不断的完善自己的知识体系结构，注意理论与实践的结合，学知识关键是要学活，而不能死记死搬书本上的知识，关键是要会灵活应用，这样所学到的东西才真正的学以致用，才达到了学习的真正目的！实 验 题目中规模集成电路的应实 验 时 2019 年 11用（二）间月 6 日一、

4、实验目的（1）74ls247 74ls248 74ls85 74ls283 基本功能验证。（2）用 74ls283 实现 8421 码转为余 3 码。二实验环境（1）+5v 直流电源（2）逻辑电平开关（3）集成块 74ls248（4）multisim isis三、实验内容与步骤1.74ls247 是 4 线七段译码器/驱动器（bcd 输入，oc，15v）2.74ls248 是 4 线七段译码器/驱动器（bcd 输入，有上拉电阻），输出端（a-g）为低电平有效，可直接驱动指示灯或共阴极 led。3.74ls85 两个位数相同的二进制数进行比较4.74ls283 可进行两个 4 位二进制数的加法运

5、算，每位有和输出14，进位由第四位得到 c4.四实验过程与分析74ls247 验证如右图74ls248 验证如下图74ls85 验证如下图74ls283 将 8421 码转为余 3 码（如右图）j1 端为输入 8421 码端。 灯 x1、x2、x3、x4 分别代表余三循环码的四位高低电平，灯亮代表高电平 1,灯灭代表低电平 0.（如下图）输入为 8421 码制的 0111 时输出为相对应的余三码制的应为 1111，结果如下图：五、实验总结实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于管脚插反了，耗费了很多时间。实验中遇到的各种大

6、小问题基本都应自己独立排查解决，这对于自己独立解决问题的能力也是一个极大地提高和锻炼。实验 计数器的应用（一）题目一、实验目的用 74ls74 74ls112 组成异步 4 位二进制加法和减法计数器二实验环境multisim isis三、实验内容与步骤1.74ls74加法器（左图）实 验 时 2019 年 11 月间27 日74ls74法器减（左图）74ls112 加法器（下图） 74ls112减法器（下图）四、实验过程与分析（1）用 74ls74 构成 4 位加法计数器：首先需要 4 个 d 触发器，然后将 d 触发器接成 t触发器，即把 q接到 d。同时把 q在接到下一个 d 触发器的脉冲

7、上。也就是说只有第一个 d 触发器要接外来脉冲，其他三个 d 触发器的脉冲都来自于上一个 d 触发器的 q，接外来脉冲的那个d 触发器的输出是最低位。（2）用 74ls74 做 4 位减法计数器：同样将 4 个 d 触发器接成 t触发器，只不过这回是将 q 接到下一个 d 触发器的脉冲上。（3）用 74ls112 做 4 位加法计数器：74ls112 是 jk 触发器，它做 4 位加法计数器的思路和 d 触发器一样，就是先把自己连成 t触发器，也就是只保留翻转功能，所以把每个 jk 触发器的 j，k 都输入为 1。同样需要 4 个jk 触发器，但是 jk 触发器的脉冲是下降沿有效，所以和就和前

8、面相反了，q 接脉冲才是加法器，q接脉冲是减法器。五、实验总结1. 实验设计选择电路芯片时，应该先了解芯片的构造,原理，主要用途。像本实验要求用 74ls74 和 74ls112 芯片。通过了解可知道到 74ls74 是 d 触发器，74ls112 是 jk 触发器。做实验设计时，应该按步骤设计:列真值表根据真值表列出逻辑函数表达式并化简根据化简了的逻辑表达式画出逻辑电路图, 选择适当的电路芯片合理布线设计实验线路。实 验 题 计数器的应用（二）目一、 实验目的74ls161 74ls160 基本功能验证，用 74ls161 74ls160 分别构成模 12，模 7 计数器二实验环境multi

9、sim isis三、实验内容与步骤实 验 2019 年 12 月时间4 日74ls160：1.用于快速计数的内部超前进位 2.用于 n 位级联的进位输出 3.同步可编程序4.有置数控制线 5.二极管箝位输入 6.直接清零同步计数同步计数 74ls160 是十进制计数器，也就是说它只能记十个数从 0000-1001（0-9）到 9 之后再来时钟就回到 0，首先是 clk，这是时钟。之后是rco，这是输出，mr 是复位低电频有效（图上接线前面花圈的都是低电平有效）load 是置数信号，当他为低电平时，在始终作用下读入 d0 到 d3。为了使 161 正常工作 enp 和 ent 接 1 另外d0

10、到 d3 是置数端 q0 到 q3 是输出端。这种同步可预置十进计数器是由四个 d 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。74ls160 功能验证右图74ls161：74ls161 是 4 位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。各引出端的逻辑功能如下。1 脚为清零端/rd，低电平有效。2 脚为时钟脉冲输入端 cp，上升沿有效（cp）。36 脚为数据输入端a0a3，可预置任意四位二进制数。7 脚和 10 脚分别为计数控制端 ep 和 et，当其中有一脚为低电平时计数器保

11、持状态不变，当均为高电平时为计数状态。9 脚为同步并行置数控制端/ld，低电平有效。1114 脚为数据输出端 qq30。15脚为进位输出端 rco，高电平有效。74ls161 为四位二进制，74ls160 为 2-10 进制；且都为同步可预置计数器。74ls161 是 4 位二进制同步计数器（直接清除），74ls160 是 4 位十进制同步计数器（直接清除）。74ls161 m=7,m=1274ls161 m=7,m=12 计数器计数器原理：74ls161 是 m=16 计数器，可以转换为任意 16 以内的计数器，如果大于 16，可以用多片74ls161 串行级联，构成 m=n 的计数器，n

12、片 74ls161 可以构成m=16n 的计数器。 下图是 74ls161 m=7 计数器，使用的是反馈置零法模 7.计数与置数端无关所以输入接多少都可以。（右图）下图是 74ls161，m=12 计数器，原理和 m=7 一样，只是反馈置 0 从 7 变成了 12，12 的二进制数是 1100，所以将q3,q2 接入二输入与非门接到 mr 置 0 即可。（下图）74ls160 m=774ls160 m=7，m=12m=12 计数计数器器原理：和 74ls161 一样，只是基础模值变为了 10。n 片的模值为 10n。同样是反馈置 0 法 m=7 计数，由于 710,所以得用两片 74ls160

13、组成 m=100 计数器，输入端都不用接，计数输出与输入端无关，左边是个位，右边是十位，个位使能端全部接 1，十位使能端一个接 1，一个接个位进位输出，当个为满 10，rco 变为高电平，十位使能端变为 1，1 开始计数十位进一之后，enp 又变为低电平，十位保持，个位一直在计数。m=12，就让个位 q1，和十位 q0 接二输入与非门到两个的 mr，运行仿真，当数码管变为 11 时，下一位就转为00。（下图）五、实验总结在整个设计的过程中，关键在于时序电路的连接及电路的细节设计上，连接时要特别注意分清各个管脚，要分析原理以及可行的原因，是整个电路可稳定工作。从中我感觉到每个实验都是要反复实跋，

14、其过程可能相当繁琐，但总会有所收获的实 验 题 计数器的应用（三）目二、 实验目的验证 74ls90 的功能利用 74ls90 构成模 7 计数器。二实验环境isis三、实验内容与步骤74ls90 模 7；8421（bcd）置零法：循环圈： 000000010010001101000101011000008421（bcd）置九法：循环圈： 000000010010001101000101100100005421（bcd）置零法：循环圈： 0000000100100011010010001001实 验 时 2019 年 12 月间11 日00005421（bcd）置九法：循环圈：00000001

15、00100011010010001100000074ls90 8421bcd计数（右图）74ls90=5421bcd 计数下图用 74ls90 分别用 4 种方法构成模 7 计数器：8421（bcd）置零法：（右图）8421（bcd）置九法：（下图）5421（bcd）置零法：（下图）5421（bcd）置九法：（下图）五、实验总结1.芯片使用存在功能好坏2.电源连接不正确，接地点接到-5v 上或接到模拟电子实验箱的电源上，非常危险，上电后芯片可能烧毁。3 逻辑开关电平前的发光二极管不亮，检查进入数字实验箱的电源连接线断4.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面

16、的排错检查：（1） 检查芯片的电源和地的电平是否正确 （注意电源和地的引脚号）（2）芯片的置数端和清零端是否连接正确（3）时钟信号输入是否正确。（4）从输出端按逻辑功能状态往前一步一步排查实 验 题 寄存器的应用目一、实验目的熟悉移位寄存器 74ls194 的逻辑功能及使用方法;熟悉 4 位移位寄存器的应用。验证 74ls194 的功能利用 74ls194 构成环形计数器和扭环形计数器。二实验环境isis三、实验内容与步骤将 clk 与 cp 连接，mr 高电平有效，连接电路，得出下图：实 验 2019 年 12 月时间18 日当 cp=x,cr-=0,s1=s0=x时，它的功能是清除。如下图

17、：当 cp 为上升沿有效,cr-=1,s1=s0=0 时，它的功能是送数，即q3q2q1q0=d3d2d1d0,如下图：当 cp 为上升沿有效,cr-=1,s1=1，s0=0 时，它的功能是左移，如下图：当 cp 为上升沿有效,cr-=1,s1=s0=0 时，它的功能是保持，如下图：利用 74ls194 做环形计数器，把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图所示。设初态为 q3q2q1q0=1000，则在 cp 作用下，模式设为右移，输出状态依次为：利用 74ls194 做扭环形计数器，电路图如下：扭环形计数器的实验原理是从初始值 0000，开始，首先变为 0001，再

18、到 0011，一直变化到 1111，在变化为1110 直到变为初始值 0000，总共进行了八次变化得到，如图二与图三所示，每一次都是向左移位进行变化。环形计数器与扭环形计数器的不同在于扭环行计数器是加了一个 74ls04 与非门而来。环形计数器是在脉冲 cp的作用下，从 q0 移动到 q3 左移位，其缺点是死循环太多，有 2*n-n 个状态没有用。扭环形计数器是在清 0 信号作用下，初始状态为 0，在计数器脉冲 cp 的作用下输入八个脉 q4 输出一个对称方波，其若有 n 个触发器可以构成 2n个触发器。五、实验总结我们用到了移位寄存器在本次试验中，移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为:串入串出、串入并出、并入串出、并入并出四种形式。我们主要用到的集成块为 74ls194,它是一个四位