微机原理与接口技术输入输出接口技术ppt课件

1、第六章第六章 输入输出接口输入输出接口. 微机接口概述及接口技术微机接口概述及接口技术 I/O端口与其编址方式端口与其编址方式 CPU与外设之间的数据传送方式与外设之间的数据传送方式端口地址译码端口地址译码. 掌握微型计算机接口技术的根本概念 了解主机与外设之间的各种数据传送方式了解主机与外设之间的各种数据传送方式 了解了解I/O端口的寻址方式端口的寻址方式 . 6.1 微机接口概述及接口技术微型计算机系统可经过系统总线与外设微型计算机系统可经过系统总线与外设相连，进展系统的扩展与开发，而外设必需相连，进展系统的扩展与开发，而外设必需经过接口才干与经过接口才干与CPU交换信息。交换信息。 CP

2、U或或 系统总线系统总线I/O 接口接口 电路电路外外 设设.数字化存储数字化存储示波器、数示波器、数字化万用表字化万用表终端、调制终端、调制解调器解调器 A/D转换器转换器 开关量输入开关量输入 D/A转换器转换器 开关量输出开关量输出键盘、鼠标、数键盘、鼠标、数字化字化 仪、光笔、仪、光笔、图形输入仪麦克图形输入仪麦克风、扫描仪风、扫描仪打印机打印机显示器显示器磁盘磁带磁盘磁带软盘光盘软盘光盘智能仪器接口智能仪器接口通讯接口通讯接口过程控制接口过程控制接口输入接口输入接口输出接口输出接口外存接口外存接口CPU内存内存 DB AB CB图图1-11-1微机系统各类接口框图微机系统各类接口框图

3、 .CPU与外设两者的信号线不兼容，在信号线功能定与外设两者的信号线不兼容，在信号线功能定义、逻辑定义和时序关系上都不一致义、逻辑定义和时序关系上都不一致 两者的任务速度不兼容，两者的任务速度不兼容，CPU速度高，外设速度低速度高，外设速度低 假设不经过接口，而由假设不经过接口，而由CPU直接对外设的操作实施直接对外设的操作实施控制，就会使控制，就会使CPU处于穷于应付与外设打交道之处于穷于应付与外设打交道之中，大大降低中，大大降低CPU的效率的效率 假设外部设备直接由假设外部设备直接由CPU控制，也会使外设的硬件控制，也会使外设的硬件构造依赖于构造依赖于CPU，对外设本身的开展不利。，对外设

4、本身的开展不利。 6.1 微机接口概述及接口技术为什么要采用为什么要采用I/O接口接口.为了使为了使CPUCPU能顺应各种各样的外设，就需求在能顺应各种各样的外设，就需求在CPUCPU与外设之间添加一个接口电路，由它完成相应的与外设之间添加一个接口电路，由它完成相应的信号转换、速度匹配、数据缓冲等功能，以实现信号转换、速度匹配、数据缓冲等功能，以实现CPUCPU与外设的衔接，完成相应的输入输出操作。与外设的衔接，完成相应的输入输出操作。一个接口的根本作用是在系统总线和一个接口的根本作用是在系统总线和I/OI/O设备之设备之间架起一座桥梁，以实现间架起一座桥梁，以实现CPUCPU与与I/OI/O

5、设备之间的信息设备之间的信息传输。传输。采用接口技术的目的采用接口技术的目的 6.1 微机接口概述及接口技术.一、一、I/O接口的功能接口的功能 作为接口电路，通常必需为外部设备提供几作为接口电路，通常必需为外部设备提供几个不同地址的存放器，每个存放器称为一个个不同地址的存放器，每个存放器称为一个I/OI/O端口。通常的端口。通常的I/OI/O接口表示图如以下图所示：接口表示图如以下图所示： I/O接口表示图 6.1 微机接口概述及接口技术.I/O接口内部普通由数据、形状、控制接口内部普通由数据、形状、控制三类存放器组成。三类存放器组成。数据存放器数据存放器在输入时，保管外设发往在输入时，保管

6、外设发往CPU的数据的数据 (输入存放器输入存放器)在输出时，保管在输出时，保管CPU发往外设发往外设的数据的数据 (输出存放器输出存放器)形状存放器形状存放器保管形状信息，保管形状信息，CPU可从形状可从形状口读取当前形状；口读取当前形状； 控制存放器控制存放器用来保管用来保管CPU写入的控制字。写入的控制字。 6.1 微机接口概述及接口技术.任何接口电路均包括如下根本功能：任何接口电路均包括如下根本功能： 1. 作为微型机与外设间传送数据的中间缓冲站；作为微型机与外设间传送数据的中间缓冲站；2.正确寻址与微机交换数据的外设正确寻址与微机交换数据的外设 ；3.提供微型机与外设间交换数据所需的

7、控制逻辑提供微型机与外设间交换数据所需的控制逻辑 与形状信号。与形状信号。 6.1 微机接口概述及接口技术4. 完成中断判优、中断屏蔽，向完成中断判优、中断屏蔽，向CPU送入中断类送入中断类型码等功能。型码等功能。.5.具有可编程特性，可以经过指令设定接口的具有可编程特性，可以经过指令设定接口的任务方式，任务参数，以满足不同外设的要求。任务方式，任务参数，以满足不同外设的要求。6.联络功能，当联络功能，当CPU要访问外设时，首先要查询外要访问外设时，首先要查询外设形状，能否接受访问，接口应将外设形状预备设形状，能否接受访问，接口应将外设形状预备好，供好，供CPU查询；或向查询；或向CPU发特定

8、的信号通知外发特定的信号通知外设已预备好。设已预备好。 6.1 微机接口概述及接口技术.二、二、 CPU 与与I/O之间的接口信号之间的接口信号(1) 数字量数字量 由键盘、光电输入机等输入的信息。由键盘、光电输入机等输入的信息。(通常以二进制表示的数或以通常以二进制表示的数或以 ASCII 码表示码表示的数或字符的数或字符) CPU与外设交换的根本信息是数与外设交换的根本信息是数据，有三种类型：据，有三种类型： 6.1 微机接口概述及接口技术.(2) 模拟量模拟量 非电量信息非电量信息传感器传感器电量电量信号信号处置处置A/DCPU (3) 开关量开关量 两个形状的量两个形状的量 (可以用可

9、以用0、1表示表示)例如电机的启与停，开关的合与开等。例如电机的启与停，开关的合与开等。 6.1 微机接口概述及接口技术.输入时，输入设备能否预备好？ (READY)输出时，输出设备能否空闲？(BUSY)反映当前外设任务形状的信息，例如： 6.1 微机接口概述及接口技术.例如控制例如控制I/O 设备启动或停顿等。设备启动或停顿等。 CPUI/O设备I/O接口123ABDBCBDATASTATUSCONTROLCPU经过接口输出用以控制外设任务的信息。经过接口输出用以控制外设任务的信息。 6.1 微机接口概述及接口技术. 三三. I/O接口的根本构造接口的根本构造 1端口端口 I/O接口电路内部

10、通常有假设干个存放器，接口电路内部通常有假设干个存放器，用来存放用来存放CPU和外部设备之间传输的数据信和外部设备之间传输的数据信息、形状信息和控制信息。息、形状信息和控制信息。 在接口电路中，把分配了地址的存放器或缓在接口电路中，把分配了地址的存放器或缓冲电路称为端口。每个端口都有一个地址。冲电路称为端口。每个端口都有一个地址。 6.1 微机接口概述及接口技术.1数据端口：数据端口分为数据输入端口和数据数据端口：数据端口分为数据输入端口和数据输出端口。在输入时，保管外设发往输出端口。在输入时，保管外设发往CPU或内存的或内存的数据；在输出时，保管数据；在输出时，保管CPU或内存发往外设的数据

11、。或内存发往外设的数据。2形状端口：形状端口用来保管外部设备和接口形状端口：形状端口用来保管外部设备和接口电路本身的任务形状。电路本身的任务形状。CPU经过读取形状端口，就经过读取形状端口，就可以了解当前外设和接口电路的形状。可以了解当前外设和接口电路的形状。3控制端口：控制端口用来存放控制端口：控制端口用来存放CPU发来的控制发来的控制指令，初始化接口电路，确定接口电路的任务方式指令，初始化接口电路，确定接口电路的任务方式和功能。和功能。 6.1 微机接口概述及接口技术.一个简单的外设接口图一个简单的外设接口图 6.1 微机接口概述及接口技术.1地址译码电路地址译码电路 CPU在执行输入在执

12、行输入/输出指令时，首先要向地址总线输出指令时，首先要向地址总线发送端口地址地址信号。其中高位地址经过译码发送端口地址地址信号。其中高位地址经过译码电路，用来选择不同的接口电路，而低位地址用来选电路，用来选择不同的接口电路，而低位地址用来选择接口电路内部的不同端口。择接口电路内部的不同端口。2数据缓冲器与锁存器数据缓冲器与锁存器 接口电路内部具有数据缓冲器和数据锁存器，一方面接口电路内部具有数据缓冲器和数据锁存器，一方面起到起到CPU和外部设备之间速度不匹配的协调作用；另和外部设备之间速度不匹配的协调作用；另一方面，使得数据传输端在不传输数据时呈高阻形状。一方面，使得数据传输端在不传输数据时呈

13、高阻形状。 6.1 微机接口概述及接口技术.外部设备与微处置器进展信息交换必外部设备与微处置器进展信息交换必需经过访问该外设相对应的端口来实现。需经过访问该外设相对应的端口来实现。详细访问这些外设端口的过程叫做寻址。详细访问这些外设端口的过程叫做寻址。 通常有两种编址方式：存储器映像的通常有两种编址方式：存储器映像的一致编址方式和一致编址方式和I/O端口单独编址方式。端口单独编址方式。 6.2 I/O 端口及其编址方式 .一、存储器映像的一、存储器映像的I/O一致编址方式一致编址方式 端口地址与存储器地址一致编址端口地址与存储器地址一致编址存储器映像的I/O端口一致编址方式 A15WRRDCP

14、URD WR6.2 I/O 端口及其编址方式 .优点：优点：1.端口寻址手段丰富，且不需求专门的端口寻址手段丰富，且不需求专门的I/O指令。指令。2.I/O存放器数目与外设数目不受限制，而只受总存放器数目与外设数目不受限制，而只受总存储容量的限制。存储容量的限制。3.读写控制逻辑比较简单。读写控制逻辑比较简单。缺陷：缺陷：I/OI/O端口要占用存储器的一部分地址空间，使可用端口要占用存储器的一部分地址空间，使可用的内存空间减少。的内存空间减少。6.2 I/O 端口及其编址方式 .二、二、I/O端口单独编址方式端口单独编址方式 I/OI/O端口和存储器分开编址端口和存储器分开编址 I/O端口单独

15、编址方式表示图 .CPU访问访问I/O端口必需采用公用端口必需采用公用I/O指令，故也叫公用指令，故也叫公用I/O指令方式指令方式Special I/O Instruction Mode。这些公用的。这些公用的I/O指令通常有两类，即输入指令指令通常有两类，即输入指令IN、输出指令、输出指令OUT及及其相关指令组。对于不同的微处置器，具有各不一样的其相关指令组。对于不同的微处置器，具有各不一样的指令格式。指令格式。 8086/8088等就采用了等就采用了I/O端口单独寻址方式。端口单独寻址方式。 这些指令包含直接寻址和存放器间接寻址两种这些指令包含直接寻址和存放器间接寻址两种 类型。类型。二、

16、二、I/O端口单独编址方式端口单独编址方式 续续.采用直接寻址，那么其指令格式为：采用直接寻址，那么其指令格式为： 输入指令：输入指令： IN AL IN AL，PORT PORT 输出指令：输出指令： OUT PORT, AL OUT PORT, AL 这种直接寻址方式的端口地址为一个字节长，可寻址这种直接寻址方式的端口地址为一个字节长，可寻址256256个端口个端口采用间接寻址，那么其指令格式为：采用间接寻址，那么其指令格式为：输入指令：输入指令：IN ALIN AL，DX DX 输出指令：输出指令：OUT DXOUT DX，AL AL 这种间接寻址方式的端口地址为两个字节长，由这种间接寻

17、址方式的端口地址为两个字节长，由DXDX存放器间接给出，可寻址存放器间接给出，可寻址64K64K个端口地址。个端口地址。 .优点：优点：1. I/O口的地址空间独立，且不占用存储口的地址空间独立，且不占用存储器地址空间。器地址空间。 2.地址线较少，且寻址速度相对较快地址线较少，且寻址速度相对较快 。3.专门专门I/O指令的运用，使编制的程序明指令的运用，使编制的程序明晰，便于了解和检查。晰，便于了解和检查。二、二、I/O端口单独编址方式端口单独编址方式 续续6.2 I/O 端口及其编址方式 .1. I/O指令较少，导致程序设计的灵敏性较差； 2.需求存储器和I/O端口两套控制逻辑，添加了控制

18、逻辑的复杂性。 缺陷：缺陷：二、二、I/O端口单独编址方式端口单独编址方式 续续6.2 I/O 端口及其编址方式 .16 DB 16MEMRMEMWCPU控制控制逻辑逻辑存储器存储器1MBI/O端口端口64K个个R/W 控制控制20 AB 20168IORIOW 访问存储单元用地址总线访问存储单元用地址总线A19A19A0A0，全译码后得到，全译码后得到00000H00000HFFFFFHFFFFFH共共1MB1MB地址空间地址空间. . I/O I/O端口只利用其中的一端口只利用其中的一部分地址线，即部分地址线，即A15A15A0A0地址线，可译出地址线，可译出0000H0000HFFFFH

19、FFFFH共共64KB64KB个个I/OI/O端口端口地址地址. . 由于端口是与存储器隔离由于端口是与存储器隔离的，所以用户可扩展存储的，所以用户可扩展存储器到最大容量，而不用为器到最大容量，而不用为I/OI/O端口留出地址空间端口留出地址空间. .286.2 I/O 端口及其编址方式 .I/O与存储器与存储器(RAM)的地址反复，用不同的读写的地址反复，用不同的读写信号和指令区分。信号和指令区分。存储器读写：存储器读写：MEMW，MEMRI/O读写：读写：IOR，IOW (PC/XT) IN AL, 10HOUT 10H, ALAND SI, AXADD DI, BX296.2 I/O 端

20、口及其编址方式 .28引脚，存储器、引脚，存储器、I/O控制控制信号，输出。信号，输出。用来控制用来控制CPUCPU进展的是对存进展的是对存储器的访问还是对外部输入储器的访问还是对外部输入输出口的访问输出口的访问. .高电平为对存高电平为对存储器的访问储器的访问, , 低电平为对低电平为对I/OI/O口的访问，详细的高低电平口的访问，详细的高低电平由指令由指令( (软件软件) )控制。控制。7/BHE SMXMN /)( 1/HLDAGTRQGND1AD142AD133AD124AD115AD106AD97AD88AD79AD610AD511AD412AD313AD214AD115AD016N

21、MI17INTR18CLK19GND2021RESET22READY23TEST24QS125QS0)(INTA26)/(1RDTS27)(0DENS2829)(WRLOCK30)(0/HOLDGTRQ3132RD333435A19/S636A18/S537A17/S438A16/S339 AD1540 VCC)/M(2IOS(ALE)存储存储器器/IO/IO选择选择IO/M6.2 I/O 端口及其编址方式 .CS8086CA0ANDLS138G1AG2BG2BAA7A6A5A4A3CLK1GATE1OUT1CLK2GATE2OUT2VCCD7D0D7D03YA2A1A1A0IOM /2MHz

22、A9A8VCC指令不同指令不同, , 高低电高低电平不同平不同, , 操作的对操作的对象也不同象也不同6.2 I/O 端口及其编址方式 .三、三、I/O端口地址分配端口地址分配 PC机的机的I/O地址线可有地址线可有16根，对应的根，对应的I/O编址可达编址可达64K字节，但由于字节，但由于IBM公司公司当初设计微机主板及规划接口卡时，其当初设计微机主板及规划接口卡时，其端口地址译码是采用非完全译码方式，端口地址译码是采用非完全译码方式，即只思索了低即只思索了低10位地址线位地址线A0A9，而没，而没有思索高有思索高6位地址线位地址线A10A15，故其端，故其端口地址范围是口地址范围是0000

23、H03FFH，总共只需，总共只需1024个端口，且将前个端口，且将前512个端口分配给了个端口分配给了主板，后主板，后512个端口分配给了扩展槽上的个端口分配给了扩展槽上的常规外设。常规外设。6.2 I/O 端口及其编址方式 .I/O芯片称号芯片称号端口地址端口地址DMA控制器控制器100001FHDMA控制器控制器20C00DFHDMA页面存放器页面存放器 08009FH中断控制器中断控制器1 102003FH中断控制器中断控制器2 20A00BFH定时器定时器04005FH键盘接口键盘接口06006FHRT/CMOS RAM07007FH协处置器协处置器0F00FFH系统板上接口芯片的端口

24、地址系统板上接口芯片的端口地址I/O接口称号接口称号端口地址端口地址游戏控制卡游戏控制卡20020FH并行口控制卡并行口控制卡137037FH并行口控制卡并行口控制卡227027FH串行口控制卡串行口控制卡13F83FFH串行口控制卡串行口控制卡22F02FFH规范卡规范卡(用户用户)30031FH同步通讯卡同步通讯卡13A03AFH同步通讯卡同步通讯卡238038FH单显单显MDA3B03BFH彩显彩显CGA3D03DFH彩显彩显EGA/VGA3C03CFH硬驱控制卡硬驱控制卡1F01FFH软驱控制卡软驱控制卡3F03F7HPC网卡网卡36036FH扩展槽上接口控制卡扩展槽上接口控制卡的端口

25、地址的端口地址6.2 I/O 端口及其编址方式 .允许用户运用的端口地址是允许用户运用的端口地址是300H300H31FH31FH。这一段地址是留给用户在开发这一段地址是留给用户在开发IBM_PCIBM_PC系列机插系列机插板板( (功能模块功能模块) )时，运用的端口地址，系统不会占时，运用的端口地址，系统不会占用。除已分配的地址外，其他的地址由厂商保管用。除已分配的地址外，其他的地址由厂商保管运用。运用。6.2 I/O 端口及其编址方式 .I/O端口地址的选用原那么端口地址的选用原那么1) 凡是被系统配置所占用的地址一概不能运用；凡是被系统配置所占用的地址一概不能运用；2) 原那么上讲，未

26、被占用的地址，用户可以运用，原那么上讲，未被占用的地址，用户可以运用，但对计算机厂家声明保管的地址，不要运用。否那但对计算机厂家声明保管的地址，不要运用。否那么，会发生么，会发生I/O端口地址重叠和冲突，呵斥用户开端口地址重叠和冲突，呵斥用户开发的产品与系统不能兼容。发的产品与系统不能兼容。3) 普通，用户可运用普通，用户可运用30031FH地址。但是地址。但是,由于每由于每一个用户都可以运用一个用户都可以运用, 所以为了防止与其他用户开所以为了防止与其他用户开发的插板发生地址冲突发的插板发生地址冲突,最好采用地址开关。最好采用地址开关。6.2 I/O 端口及其编址方式 .门电路译码门电路译码

27、 采用各种门电路，如与门、或门和非门等采用各种门电路，如与门、或门和非门等组合电路构成译码电路。组合电路构成译码电路。译码器译码译码器译码利用利用3-83-8译码器同样可以构成地址译码器。译码器同样可以构成地址译码器。 6.3 I/O 端口地址译码 .例：假设总有例：假设总有9根地址线，接口电路的地址线有根地址线，接口电路的地址线有2根，因此地根，因此地址空间最多为址空间最多为4个，假设占用四个地址如下表：个，假设占用四个地址如下表：40H，41H，42H，43H，试设计该接口电路的译码电路。，试设计该接口电路的译码电路。片选地址片选地址片内地址片内地址接口电路地址接口电路地址 A9 A8 A

28、7 A6 A5 A4 A3 A2A1A0000100000040H0141H1042H1143H6.3 I/O 端口地址译码 .片选地址片选地址片内地址片内地址接口电路地址接口电路地址 A9 A8 A7 A6 A5 A4 A3 A2A1A0000100000040H0141H1042H1143H6.3 I/O 端口地址译码 .A4A5A6A7S0S1S2S3A0A1A2A3RDB0B1B2B3A0A1A2A=BA3 EFGHBCDAWRA=B74LS8574LS3274LS3074LS32&+5VDIP11YIOWIOR. .+5V四位比较器译码电路四位比较器译码电路6.3 I/O 端

29、口地址译码 . 6.4 CPU 6.4 CPU与外设之间的数据传送方式与外设之间的数据传送方式微机与外设间的数据传送，实践上是微机与外设间的数据传送，实践上是CPU与与I/O接口间的数据传送。接口间的数据传送。CPU与外设间的数与外设间的数据传送通常包括无条件传送、查询传送、据传送通常包括无条件传送、查询传送、 中中断传送、以及断传送、以及DMA方式。方式。 CPU与外设之间的数据传送方式与外设之间的数据传送方式.一、无条件传送方式一、无条件传送方式 无条件传送普通适宜于数据传送不太频无条件传送普通适宜于数据传送不太频繁的情况，如对开关、数码显示器等一些简繁的情况，如对开关、数码显示器等一些简

30、单外设的操作。所谓无条件，就是假设外设单外设的操作。所谓无条件，就是假设外设已处于就绪形状，数据传送时，程序就不用已处于就绪形状，数据传送时，程序就不用再去查询外设的形状，而直接执行再去查询外设的形状，而直接执行I/OI/O指令指令进展数据传输。进展数据传输。 6.3 CPU 6.3 CPU与外设之间的数据传送方式与外设之间的数据传送方式( (续续.无条件传送接口表示图一、无条件传送方式一、无条件传送方式 端口端口地址地址.输入操作：输入操作：IN AL，PORT M/IO=0，RD=0，地址译码有效，输入 缓冲器被选中。输出操作：输出操作：OUT PORT， AL M/IO=0，WR=0，地

31、址译码有效，输出锁存器被选中。一、无条件传送方式一、无条件传送方式( (续续 .当外设作输入设备，输入数据的坚持时间相当外设作输入设备，输入数据的坚持时间相对于对于CPUCPU的处置时间长，所以可以直接用缓冲器；的处置时间长，所以可以直接用缓冲器；外设作为输出设备，由于外设速度比较慢，外设作为输出设备，由于外设速度比较慢，CPUCPU的数据必需在接口坚持一段时间，因此必需采的数据必需在接口坚持一段时间，因此必需采用锁存器。用锁存器。无条件传输时，输出时，必需确认输出锁存无条件传输时，输出时，必需确认输出锁存器的原数据无效，才干正确输出；输入时，必需器的原数据无效，才干正确输出；输入时，必需以为

32、输入缓冲器中的数据已预备好，否那么读取以为输入缓冲器中的数据已预备好，否那么读取错误。错误。一、无条件传送方式一、无条件传送方式( (续续 .无条件传送的接口电路举例 一、无条件传送方式一、无条件传送方式( (续续 .例：图中二极管接口电路，欲使例：图中二极管接口电路，欲使LEDLED自上而下依次发光自上而下依次发光2s2s，编，编写控制程序。写控制程序。D7D0D7D6VCCD0D6H10WRIOM /LED0LED7O7O6O0分析：由于分析：由于LEDLED总是预总是预备好，为无条件输出。备好，为无条件输出。地址：地址：10H10H，用，用OUTOUT语语句向对应的数据线写句向对应的数据

33、线写0 0。第一次：第一次：0111 11110111 1111第二次：第二次：1011 11111011 1111最后：最后： 1111 1110 1111 1110 MOV AL, 7FHLOP: OUT 10H, AL CALL delay2s ROR AL, 1 JMP LOP一、无条件传送方式一、无条件传送方式( (续续 .二、查询传送方式二、查询传送方式 程序控制下的查询传送程序控制下的查询传送方式，又称异步传送方式。方式，又称异步传送方式。它在执行输入输出操作之前，它在执行输入输出操作之前，需经过测试程序对外部设备需经过测试程序对外部设备的形状进展检查。当所选定的形状进展检查。当

34、所选定的外设已预备的外设已预备“就绪后，就绪后，才开场进展输入输出操作。才开场进展输入输出操作。 查询传送方式流程图 .查询传送方式任务流程包括两个根本任务环节查询传送方式任务流程包括两个根本任务环节 1 1查询环节查询环节 主要经过读取形状存放器的标志位来检查主要经过读取形状存放器的标志位来检查外设能否外设能否“就绪。就绪。 2 2传送环节传送环节 当上一环节完成后，将对数据口实现寻址，当上一环节完成后，将对数据口实现寻址，并经过输入指令从数据端口输入数据，或并经过输入指令从数据端口输入数据，或利用输出指令从数据端口输出数据。利用输出指令从数据端口输出数据。 二、查询传送方式续二、查询传送方

35、式续 .查询输入接口电路二、查询传送方式续二、查询传送方式续 .1)查询式输入如图，形状线占用一根数据线查询式输入如图，形状线占用一根数据线D0，*STB是选是选通讯号，在输入时随着数据一同从输入端口出现，是表示输通讯号，在输入时随着数据一同从输入端口出现，是表示输入数据已就绪的形状信号。入数据已就绪的形状信号。CPU先读形状口，假设形状就绪，先读形状口，假设形状就绪，再读数据口。再读数据口。数据口数据口42H42H形状口形状口40H40HSTROBE:选选通讯号通讯号二、查询传送方式续二、查询传送方式续 . 外设未预备好外设未预备好, ,* *STBSTB为高为高,D,D触发器无脉冲触发器无

36、脉冲,CPU,CPU读形状口读形状口(40H), (40H), 翻开缓冲器翻开缓冲器(1), (1), 读出读出DB0DB0为低为低, , 表示未预备好。表示未预备好。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM /H42RDIOM /CPU DBCLR1CSCS01二、查询传送方式续二、查询传送方式续 .外设预备好，外设预备好，STBSTB为低，为低，a. a. 翻开锁存器，将输入数据锁存起来；翻开锁存器，将输入数据锁存起来； b. STBb. STB有下降沿脉冲，使有下降沿脉冲，使Q Q为高，为高，CPUCPU读形状口读形状

37、口(40H)(40H)读入的读入的DB0DB0为高，为高，表示数据有效，程序转而读数据口表示数据有效，程序转而读数据口42H42H。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM /H42RDIOM /CPU DBCLR1CSCS10形状改动形状改动二、查询传送方式续二、查询传送方式续 . 读数据口读数据口42H42H，a. a. 翻开缓冲器翻开缓冲器(2)(2)，读数据线，这时，缓冲器，读数据线，这时，缓冲器(1)(1)高阻，所以数据线上是输入设备的数据；高阻，所以数据线上是输入设备的数据； b. b. 同时，读数据口的控同时，

38、读数据口的控制线将制线将D D触发器清零。触发器清零。Q Q端输出端输出0 0，下次再读形状口时读入的，下次再读形状口时读入的DB0DB0为为0 0，表示数据未预备就绪。表示数据未预备就绪。D7D0STB锁锁存存器器缓缓冲冲器器(2)QQSETCLRD缓缓冲冲器器(1)D7D0DB0H40RDIOM /H42RDIOM /CPU DBCLR1CSCS010 反复、步骤反复、步骤二、查询传送方式续二、查询传送方式续 .例：从输入设备上输入例：从输入设备上输入10001000个字节的数据，传送到存储器的缓冲个字节的数据，传送到存储器的缓冲区，外设数据端口区，外设数据端口42H42H，形状端口，形状

39、端口40H40H，形状线为，形状线为DB0DB0。DATA SEGMENT BUFFER DB 1000 DUP(?)DATA ENDSCODE SEGMENT ASSUME CS: CODE, DS: DATA LEA SI, BUFFER MOV CX, 1000LOP: IN AL, 40H ;读形状口读形状口 TEST AL, 01H;判别数据能否就绪判别数据能否就绪JZ LOP;未就绪未就绪,反复读取反复读取IN AL, 42H;读数据口读数据口MOV BYTE PTR SI, ALINC SILOOP LOPHLT二、查询传送方式续二、查询传送方式续 .2查询式输出如图，查询式输出

40、如图，OBF(Output Buffer Full):输入信号，为输入信号，为1表示输出缓冲器满，即数表示输出缓冲器满，即数据曾经到外设输入口；据曾经到外设输入口；ACK(Acknowledge): 输出信号，应对，为输出信号，应对，为0表示数据已被外设取走，表示数据已被外设取走，可以发送下一个数据。可以发送下一个数据。 锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM /H62WRIOM /CPU DB数据口数据口62H形状口形状口60HOBFACK二、查询传送方式续二、查询传送方式续 . CPU输出数据，锁存器选通，将数据输入锁存器

41、，同时，输出数据，锁存器选通，将数据输入锁存器，同时，D触发器有脉冲，使触发器有脉冲，使OBF为为1，通知外设取数据。，通知外设取数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM /H62WRIOM /CPU DB11二、查询传送方式续二、查询传送方式续 . CPU CPU读形状口，由于外设速度较慢，数据输入后有个读取的过读形状口，由于外设速度较慢，数据输入后有个读取的过程，所以外设未完全取走数据时，程，所以外设未完全取走数据时，ACKACK信号为高，因此读取的信号为高，因此读取的DB0DB0为为高，表示外设还未将数据取走，高，表

42、示外设还未将数据取走，CPUCPU不能送入下一个数据。不能送入下一个数据。锁锁存存器器外外设设QQSETCLRD缓缓冲冲器器1CLRACKD7D0D7D0OBFCSH60RDIOM /H62WRIOM /CPU DB111形状口形状口DB0为为1二、查询传送方式续二、查询传送方式续 . 外设取走数据外设取走数据,ACK,ACK信号为低信号为低, ,将将D D触发器清零触发器清零,Q,Q端输出端输出为为0.0.因此读取形状口的因此读取形状口的DB0DB0为低为低, ,表示外设已将数据取表示外设已将数据取走走,CPU,CPU可以继续送入下一个数据。可以继续送入下一个数据。形状口形状口DB0为为0

43、反复、步骤反复、步骤二、查询传送方式续二、查询传送方式续 .例：将例：将BUFFERBUFFER区区5050个字节输出，外设数据端口个字节输出，外设数据端口62H62H，形状端，形状端口口60H60H，形状线为，形状线为DB0DB0。DATA SEGMENT BUFFER DB 50 DUP(3)DATA ENDSCODE SEGMENT ASSUME CS: CODE, DS: DATA LEA SI, BUFFER MOV CX, 50LOP: MOV AL, SI OUT 62H, AL;输出数据输出数据LOP1: IN AL, 60H;读取形状口读取形状口 TEST AL, 01H;

44、判别外设能否取走数据判别外设能否取走数据JNZ LOP1;未取走未取走,等待等待INC SI ;取走取走,输出下一个输出下一个LOOP LOPHLT二、查询传送方式续二、查询传送方式续 .2.中断传送方式中断传送方式所谓中断，就是当所谓中断，就是当CPUCPU正常运转程序时，由正常运转程序时，由于内部或外部的随机事件，引起于内部或外部的随机事件，引起CPUCPU暂时中止正暂时中止正在运转的程序，转而去执行恳求中断的外设或在运转的程序，转而去执行恳求中断的外设或内部事件的中断效力程序，中断效力终了后再内部事件的中断效力程序，中断效力终了后再前往被中止的程序。这一过程称为中断。前往被中止的程序。这

45、一过程称为中断。 二、中断传送方式二、中断传送方式.中断的用途：中断的用途：主机可以与外设同步并行操作主机可以与外设同步并行操作实时处置；缺点处置实时处置；缺点处置断点断点主程序主程序中断效力程序中断效力程序中断恳求中断恳求对外设对外设进展处置进展处置继续执行继续执行前往断点前往断点二、中断传送方式续二、中断传送方式续 .二、中断传送方式续二、中断传送方式续 .四、四、DMA方式方式DMA (Direct Memory Access): 是存储是存储器与外设或存储器之间进展大量数据传器与外设或存储器之间进展大量数据传送的方法，是在送的方法，是在DMA控制器控制器(DMAC)的控制下进展的。的控

46、制下进展的。 四、四、DMADMA方式方式.CPU总总 线线存储器存储器外设外设程序控制的数据输入程序控制的数据输入/输出输出DMADMA与程序控制数据传送途径比较与程序控制数据传送途径比较四、四、DMADMA方式续方式续.DMA传送原理图四、四、DMADMA方式续方式续.DMA任务流程 四、四、DMADMA方式续方式续.2CPU 呼应后，接纳对总线的控制，进入呼应后，接纳对总线的控制，进入 DMA方式。方式。 1 1 能向能向CPU CPU 发出发出 BUSRQ BUSRQ 恳求信号。恳求信号。 3 能发出地址信息，并对能发出地址信息，并对I/O端口或存储器寻址。端口或存储器寻址。四、四、D

47、MADMA方式续方式续5决议数据传送的地址和数据传送的长度。决议数据传送的地址和数据传送的长度。4 4发出读、写控制信号。发出读、写控制信号。 6判别判别DMA 操作的终了，吊销总线恳求信号，使操作的终了，吊销总线恳求信号，使CPU 恢复正常任务。恢复正常任务。 .3. DMA操作的根本方法操作的根本方法 1CPU停机方式停机方式 DMADMA传送时，传送时，CPUCPU停顿任务，不再运用总线。停顿任务，不再运用总线。 2周期挪用方式周期挪用方式 利用窃取利用窃取CPUCPU不进展总线操作周期进展不进展总线操作周期进展DMADMA传送传送四、四、DMADMA方式续方式续3周期扩展方式周期扩展方

48、式 利用外加时钟电路，当进展利用外加时钟电路，当进展DMADMA时，时钟电路向时，时钟电路向CPUCPU发送加宽时钟信号。发送加宽时钟信号。.4. DMA操作方式操作方式 1单字节方式单字节方式 DMADMA控制器操作每次均只传送一个字节。控制器操作每次均只传送一个字节。 2字组方式字组方式 也叫恳求方式或查询方式。这种方式以有也叫恳求方式或查询方式。这种方式以有DMADMA恳恳求为前提，可以延续传送一批数据。求为前提，可以延续传送一批数据。 四、四、DMADMA方式续方式续3延续方式延续方式 延续操作方式是指在数据块传送的整个过程中延续操作方式是指在数据块传送的整个过程中, ,不论不论DMA

49、DMA恳求能否吊销，恳求能否吊销，DMADMA控制器一直控制着总线。除非传送控制器一直控制着总线。除非传送终了或检索到终了或检索到“匹配字节，才把总线控制权交回匹配字节，才把总线控制权交回CPUCPU。 .特点特点从从DMA操作角度来看，以延续方式最操作角度来看，以延续方式最快，字组方式次之，单字节方式最慢。快，字组方式次之，单字节方式最慢。 从从CPU的运用效率来看，那么正好相的运用效率来看，那么正好相反，以单字节方式最好，延续方式最反，以单字节方式最好，延续方式最差，字组方式居中。差，字组方式居中。 四、四、DMADMA方式续方式续.6.3 简单的简单的I/O接口芯片运用接口芯片运用6.3

50、.1 6.3.1 常用芯片功能引见常用芯片功能引见1 1单向三态缓冲器单向三态缓冲器 74LS244 74LS244 74LS244 74LS244 缓冲器主要用于三态输出的地址驱动缓冲器主要用于三态输出的地址驱动器、时钟驱动器、总线定向接纳器和定向发送器等器、时钟驱动器、总线定向接纳器和定向发送器等。 74LS244 74LS244 是一个典型的三态输出的是一个典型的三态输出的 8 8 缓冲器缓冲器。 由于三态门具有由于三态门具有“通断控制才干，所以可用通断控制才干，所以可用作输入接口。利用三态门作为输入信号接口时，要作输入接口。利用三态门作为输入信号接口时，要求信号的形状是可以坚持的。这是

51、由于三态门本身求信号的形状是可以坚持的。这是由于三态门本身没有对信号的坚持或锁存才干。没有对信号的坚持或锁存才干。.2锁存器接口芯片锁存器接口芯片1 1锁存器锁存器 74LS273 74LS273 由于三态门器件没有数据的坚持才干，所以它普通只用作由于三态门器件没有数据的坚持才干，所以它普通只用作输入接口，不能直接用作数据输出接口。数据输出接口通常是器具有信息存储才干输入接口，不能直接用作数据输出接口。数据输出接口通常是器具有信息存储才干的双稳态触发器来实现。的双稳态触发器来实现。.2三态输出锁存器三态输出锁存器 74LS374 从引线上可以看出，它比74LS273多了一个输出允许OE端。只需当OE 0时74LS374的输出三态门才导通。当OE1 时，那么呈高阻形状。.6.3.2 简单的简单的I/O接口设计运用接口设计运用 假设希望完成如