数电复习资料

1、数字电子技术典型题选一、填空题（基础型）1在数字电路中，逻辑变量的值只有2个。2在逻辑函数的化简中，合并最小项的个数必须是2n个。3化简逻辑函数的方法，常用的有公式和卡诺图。4逻辑函数 A 、B 的同或表达式为 A B=/A/B+AB。 T 触发器的特性方程 Qn+1= T/Qn+/TQn。5.已知函数 YA BAC ，反函数 Y = （A+/B ）*/（/A+C ），对偶式 Y = （/A+B ）*/ （A+/C ）。6 4 线 10 线译码器又叫做 2-10进制译码器，它有4个输入端和个输出端 ,6个不用的状态。7组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。8 T

2、TL 三态门的输出有三种状态：高电平、低电平和高阻态状态。9组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。10四位双向移位寄存器74LS194A 的功能表如表所示。由功能表可知，要实现保持功能， 应使，当 RD=1；S1=1,S0=0 时 ，电路实现功能。 74LS194A 的功能表如下：S1S0工作状态0××置零100保持101右移110左移111并行输入11若要构成七进制计数器， 最少用个触发器，它有个无效状态。12根据触发器结构的不同， 边沿型触发器状态的变化发生在 CP边沿时，其它时刻触发器保持原态不变。13用中规模集成计数器构成任意进

3、制计数器的方法通常有三种，它们是级连法，和。14由 555 定时器构成的单稳态触发器，若已知电阻R=500K? ，电容 C=10F，则该单稳态触发器的脉冲宽度 tw 。15在 555 定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，精选文档电路能自动产生脉冲信号，其脉冲周期T。16. 用 555 定时器组成的三种应用电路如图所示，其中图（a）、（b）、（c）分别对应的电路名称是（ a），（ b），（c）17. A/D 转换器的转换过程包括，四个步骤。一、填空题（综合提高型）1施密特触发器有2个稳定状态 .，单稳态触发器有 1个稳定状态 .，多谐振荡器有0个稳定状态。2欲对 160

4、个符号进行二进制编码，至少需要位二进制数； 16 路数据分配器，其地址输入端有个； 2n 选 1 的 MUX ，其地址端有 _个，其数据输入端有 _个3欲构成可将 1kHZ 的脉冲转化为 50HZ 的脉冲的分频器，该电路至少需要用5 个触发器；该电路共有20 个有效状态。某计数器的状态转换图如图所示，该计数器为进制法计数，它有个有效状态，该电路（有或无）自启动能力？4随机存储器 RAM 的电路结构主要由、和三部分组成。为构成 4096×8 的 RAM ，需要片 1024×4 的 RAM 芯片，并需要用位地址码以完成寻址操作。5. 8 位移位寄存器，串行输入时经个 CP 脉冲

5、后，将得到 8 位数据的并行输出；欲将其串行输出，需经个 CP 脉冲后，数码才能全部输出。6分别写出图 1（a）、（ b）、（c）、（d）所示电路中的输出函数表达式：Y1=T Q nY2= /(AB)； Y3=/(AB)；Y4=/(AB)*/(BC)；2精选文档7如图所示电路的逻辑表达式FABCD ， F=1 时的全部输入变量取值组合有12 个A=1B=1C 1F1D8如图 2 所示的组合逻辑电路中的74138 为 3 线 -8 线译码器，写出图2 所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2=F2=Y4+Y7=9.图 3 是某 ROM 存储阵列的点阵图， A3 、A2 、A

6、1 、A0 为地址线， D3、D2、D1、 D0 为数据线。试分别写出 D3、D2、D1 关于 A3 、A2 、A1 、A0 的逻辑表达式。图中的点· 表示在行线和列线交叉处连接了存储元件。3精选文档D3Y11Y13Y14Y4ABCDY3ABCD ABCDD 2Y2Y1Y15Y2ACBDD1Y5Y8Y1ABY0C e D图 310.由四位并行进位加法器74LS283 如图所示，当A=0 时， X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100， Z3Z2Z1Z0=_ ，W=_ 。电路功能为有符号数求和运算（加减运算）： WCoA ；ZXYAAA 0 时：Z X Y

7、 1011； W Co 0；4精选文档二、选择题：请将正确答案的序号填在横线上。1下列一组数中，是等值的。 （A7）16 （10100110） 2（ 166）10A 和B.和C.和2. 在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后。A 乘积项个数越少B.实现该功能的门电路少C 该乘积项含因子少3指出下列各式中哪个是四变量、的最小项（）A、；B、；C、；D、4的最小项之和的形式是。A.B.C.5.在下列各种电路中，属于组合电路的有。A 编码器B.触发器C.寄存器674LS138是 3 线-8 线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出=。

8、.00010000 ，B. 11101111C. 1111011178 线 3 线优先编码器 74LS148的优先权顺序是I7 ，I6 ， I1 ，I0 ，输出 Y2 Y1Y0 ，输入低电平有效， 输出为三位二进制反码输出。 当 I7I6 ， I1I0为 11100111时，输出 Y2 Y1 Y0 为。A 011B.100C. 1108在以下各种电路中，属于时序电路的有。A 反相器B.编码器C.寄存器D.数据选择器9 RS触发器当 R=S=0时， Qn+1=。A 0B.1C.QnD. Q10施密特触发器常用于对脉冲波形的。A延时和定时B.计数与寄存C整形与变换11. CPLD 是基于，FGPA

9、是基于A 乘积项，查找表B 查找表，乘积项C 乘积项，乘积项D查找表，查找表12. 以下单元电路中，具有“记忆”功能的单元电路是5精选文档A、加法器；B、触发器；C、 TTL 门电路；D、译码器；13. 对于 CMOS与门集成电路，多余的输入端应该A 接高电平B接低电平C 悬空D接时钟信号如果 TTL电路的输入端开路，相当于接入A逻辑1B逻辑 0C 无法预测D有可能是逻辑 1，也有可能是逻辑 0。14. 摩根定律（反演律）的正确表达式是：A、A B AB;B、ABAB;C、ABAB;D、A B AB;15.JK 触发器实现 T 触发器的功能时， J， K应该怎样连接A J=K=TB J=K=D

10、.C J=0， K=1D J=D，K=D16. 同步时序电路和异步时序电路比较，其差异在于后者。A. 没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关17.要使 JK 触发器的输出 Q从 1 变成 0，它的输入信号 JK 应为（）。A. 00B. 01C. 10D.无法确定nn+1。18对于 T 触发器，若原态 Q=1，欲使新态 Q =1，应使输入 T=A. 0B.1C. QD. Q19.下列触发器中，没有约束条件的是。A. 基本 RS触发器 B. 主从 RS触发器 C.同步 RS触发器D. 边沿 D触发器20.逻辑函数的表示方法中具有唯一性的是。A.真值表B.表达

11、式C.逻辑图D.卡诺图21.8 3 线优先编码器（ 74LS148）中，8 条输入线 I 0 I 7 同时有效时，优先级最高为I7 线，则输出Y2 Y1Y0是（）A. 000B.010C. 101D. 11122.七段显示译码器是指（）的电路。A. 将二进制代码转换成 09 个数字B.将 BCD码转换成七段显示字形信号C. 将 09 个数转换成 BCD码D.将七段显示字形信号转换成 BCD码23.逻辑数 F=AC +AB +BC ，当变量的取值为（）时，将出现冒险现象。A. B=C=1B. B=C=0C. A=1，C=0D. A=0，B=024. 用 n 个触发器构成计数器，可得到最大计数模值

12、是（）A. nB. 2n -1C . 2nD. 2n-16精选文档三、逻辑函数化简与变换：1. 试求逻辑函数 F 的反函数的最简与或式， 并用与或非门实现电路Fm(2,4,6,8)解：ABCABCD0AB00011110CD00×10101×0×0D& 1BF110000AC101100( a )( b )FDABAC2 证明下列各逻辑函数式：( AB)( AC)A BAC左式= AAACB ABC= ACAB(AA) BC= AB(1C )AC (1 B)= AB AC =右式原式成立3. 将下列逻辑函数化简成最简与或及与非-与非表达式（答案略）四组合逻

13、辑电路的分析与设计1、4 选 1 数据选择器 74LS153的功能表达式为 ：7精选文档试 写出 下图 电路 输出 z 的 逻辑 函数 式 。 /A/B+/AC+A/C2 、 设计一位 8421BCD 码的判奇电路， 当输入码中， 1 的个数为奇数时，输出为 1，否则为 0。（1）画出卡诺图，并写出最简“与或表达式”；（2）用一片 8 选 1 数据选择器 74LS151（功能符号见图）加若干门电路实现，画出电路图。解 ：（ 1）卡诺图：最简“与或式” ： YABCD ABCD BCD BCD BCD ；（2）电路图：8精选文档3 、 某组合逻辑电路的芯片引脚图如题图所示。1分析题图所示电路，写

14、出输出函数F1、F2 的逻辑表达式，并说明该电路功能。2假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示逻辑电路中各数据输入端的值，画出完善的逻辑电路图。解： 1写出电路输出函数F1、F2 的逻辑表达式，并说明该电路功能。F1A B C ABC ABC ABC ABCF2AC AB BC AC AB BC该电路实现全减器的功能功能。2假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输入端的值，完善逻辑电路。9精选文档F1： D0C,D1C,DF2：D00, D1A,D2C,D3C2A,D314 3 线-8线 译 码 器 74LS138逻辑功能表达式为，正常工作

15、时， S1=1, S2=S3=0。1、试写出 Z1和 Z2的逻辑函数式。5 、 用 3 线-8 线译码器 74LS138 芯片设计一位全加器，可附加门电路，要求写出真值表、逻辑表达式，画出逻辑电路图。10精选文档SA BCiA BCiAB Ci ABCi解： 真值表（略） .逻辑表达式如下：Y1Y2Y4 Y7Y1?Y2 ?Y4 ?Y7C o ABC iAB CiABCiABC iY3 Y5Y6 Y7Y3 ?Y5 ?Y6 ?Y7逻辑电路图如下：6 试用最少的与非门设计实现一个一位十进制数（用8421BCD 码表示）的四舍五入电路，当数码大于等于5 时输出为 1，否则输出为0。要求列出真值表、卡诺

16、图，写出最简表达式，并画出逻辑电路图：（ 1）直接用门电路实现； （ 2）用两片3-8 线译码器 74138 实现；（3）用 4-1MUX 及必要的门电路实现。解：逻辑表达式为：Fm(5,6,7,8,9) A3 A2 A0 A2 A1（ 1）；（2）（ 3）答案略，自己做！7 、 由四位并行进位加法器74LS283 构成下图所示电路：（1）当 A=0 时， X3X2X1X0=0011，Y3Y2Y1Y0=0100 求 Z3Z2Z1Z0=?，W=?（2）当 A=1 时，X3X2X1X0=1001，Y3Y2Y1Y0=0101 求 Z3Z2Z1Z0=?，W=?（3）写出 X(X 3X2X1X0)、Y(

17、Y 3Y2Y1Y0)、A 与 Z(Z3Z2Z1Z0)、W 之间的算法公式，并指出其功能。11精选文档解：（ 1）A 0 时：Z X Y 0111； W Co 0；（ 2） A 1 时： ZXY10100 ； WCo0 ；（ 3）电路功能为有符号数求和运算（加减运算）：WCoA ；ZXYAA8、用 74283 及门电路构成一位 8421BCD码加法器解：大于 9或有进位输出，就加 6同时输出进位被A 加数加B 数进位输入&C 进位1&输出A3C4&A 3C4A2S3A 2S3A1S2A 1S2A0A 0和B3B 3数 SS1SB2B 21B1S0B 1S0B0C0B 0C

18、0四位加法器四位加法器五画触发器电路时序图1、 试画出如图所示电路在输入波形CP、 RD 及 D 作用下 Q1 及 Q2 的输出波形设电路初态 Q1Q2=11，且不计传输时延12精选文档解：2、在数字系统设计时，常用如下左图所示电路来检测输入信号的上升沿，已知输入信号 Din 如下右图所示，设触发器初态为 0，请画出检测输出信号 DECT 波形。CPDinDECT3、试对图 5 所示电路在输入波形作用下， 画出相应的输出波形 （假设初态 Q1Q2=00）13FF2FF1DI1DQ1? 1DC1C1Q2CP?CPDIQ1Q2YtCPDIQ1Q2Yt精选文档Y六时序逻辑电路分析与设计1、 试分析如

19、图所示的时序逻辑电路，要求：（1）列出驱动方程、状态方程（2）Q2、 Q1、 Q0 状态表，画出状态图（3）画出在 CP 脉冲作用下三个触发器的状态信号和 Y 的波形图 ,设三个触发器的初态均为 0。14精选文档解：（ 1） 驱动方程： J0 = K0 = 1J1 = K1 = Q0nJ2=K2=Q1n Q0nn1Q0n Q1nQ2n 1Q1n Q0n Q2nQ1nQ0nQ 2nQ0n 1 Q0n Q1Q0n Q1n（ 2） 状态表Q2n Q1n Q0nQ2n+1Q1 n+1 Q0n+1000001001010010011011100100101101110110111111000触发器构成模

20、 8 计数器，数据选择器 74151 产生所需序列 100011112、 如图 6 所示电路中 X 为控制端；试分析当X=0和 X=1 时电路的逻辑功能；写出驱动方程、状态方程和状态图，并画出当X=1时的时序图；(设初始状态 Q1Q0=11)。0/0&Z0001XFF1FF01/0=1Q1Q00/01/11/00/01J1JC1C1X/ ZQ1Q01/010QQ1K1K1110CP0/0解：输出方程和激励方程：15精选文档J 0K01J1K1X Q0ZXQ1Q0状态方程Q1n 1J1Q1K1Q1(X Q0)Q1 X Q0Q1 X Q0 Q1Q0n 1J0Q0K0Q0Q0状态图当外部输入

21、X=0 时，状态转移按00 01 10 1100 规律变化， 实现模 4 加法计数器的功能；当 X=1 时，状态转移按 00 11 10 01 00 规律变化，实现模 4 减法计数器的功能。所以，该电路是一个同步模 4 可逆计数器。 X 为加 /减控制信号， Z 为借位输出3、分析如题图所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 并说明电路能否自启动 (设初始状态均为零)。解：略，自行分析！16精选文档4、电路如题图所示，其中RA=RB=10k ,C=0.1f ，试问：1）在 Uk 为高电平期间，由555 定时器构成的是什么电路，其输出U

22、0 的频率 f0=?2）分析由 JK 触发器 FF1、FF2、FF3 构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；3）设 Q3、Q2、Q1 的初态为 000，Uk 所加正脉冲的宽度为Tw=6/f0 ，脉冲过后 Q3、Q2、Q1 将保持在哪个状态？解： 1）多谐振荡器f0=476Hz ；2）写出驱动方程、状态方程，列出状态转换000->100->110->111->011->001-> 回到 100；J1Q2n ;J2Q3n ;J 3Q2n ;K 1Q2n ;K 2Q3n ;K 3Q1nQ1n 1Q 2n Q1nQ 2

23、nQ1nQ2nQ2n 1Q3n Q2nQ3nQ 2nQ3nQ3n 1Q 2n Q3nQ1nQ3n3）Q3Q2Q1=100 ；4、画 出 题图 （ a）、（ b）的 状态 转换 图， 分别 说 明它 们是 几进 制计 数器 。17精选文档解：11 进制，12 进制，67 进制5、 同步 4 位二进制集成计数器CT74161 的常用符号和功能表如图示1).说明图示电路为几进制计数器，并画出其主循环状态图；2).用反馈清零法将其构成一个同步38 进制计数器。CRLDCLKETEPQ3 Q2 Q1 Q00XXX000010XXD3 D2 D1 D01111计数1 11 1XX0X保持X0保持解：1）7

24、 进制2） 先同步级联再反馈清零，清零逻辑： CR=Q5Q2Q1(38=00100110) 图略6、给出同步十进制集成计数器CT74160的功能表。 74LS138为 3 线 8 线译码器；（1） 说明题图所示电路中CT74160 构成的是几进制计数器？并画出其有效循环状态图；（2） 画出在图 8 给定的 CP脉冲作用下输出Y 的波形图（3） 用整体清零法将两片CT74160构成一个同步 36 进制 BCD码计数器。18精选文档解：（ 1） 5 进制， 000000010010001101000000 （2）（ 3）先同步级联再反馈清零，清零逻辑：CR=Q5Q4Q2Q1(0011 ， 0110)7、在图示电路中，Ra