AllegroPCB设计中的约束管理

1、Allegro PCB设计中的约束管理本章主要介绍一下约束管理器的使用，约束管理器贯穿于原理图设计、PCB 设计、仿真分析设计，这里主要讲述在PCB Editor中如何使用约束管理器来对信号进行约束设置。一、约束管理器概述约束管理器是贯穿于整个 PCB设计平台的一个对信号约束的工具，在整个 项目的开发过程中，起着桥梁的作用。我们可以在原理图设计阶段在约束管理器 中设定约束来指导PCB设计；也可以在使用仿真分析工具仿真后，将仿真分析 的拓扑添加到约束管理器中从而来驱动布局、布线。约束管理器是以表格形式为基础的工作表形式，所以其操作简单、运用灵活。 它将印制电路板所有的网名以表格形式显示， 不仅使

2、设计者对网名一目了然且更 加方便地对信号设定不同的规则。对不同的规则如相对长度规则、总长度规则、 曼哈顿长度规则等分了不同的栏显示以方便大家的规则设定。二、约束管理器1、约束管理器的启动在 Allegro PCB Design 中，选择菜单命令 Setup/Electrical ConstraintSpeadshee或者单击Setup工具栏中的 按钮，打开约束管理器，如图10_1所示。£ile Edit Objects QalmnAnalyze t Jo。" JjJindow Htlp4+白4Els ctri 亡 霹 Sisnal I fi Timin?RouAin氐 *1

3、1 8 现"Spacingnctri guS i £n.*l Tnt«jTimingK&ulin 呂Phys 1 c ilLDesignBJ"E二二二二E-r=二二二二 工 二二二，=二二二=二= yBEE匿哽EpMqaw10 12、约束管理器界面概述1）菜单栏约束管理器的菜单栏包括： File、Edit、Objects、Column、 View、Analyze、 Audit、 Tools、 Window 及 Help。2）Electrical Constraint Set栏此栏主要是对电气规则来设定约束，包括：Signal Intergrity

4、 （信号完整性设 置规则）、Timing （时序规则设置）、Routing （布线设置）、All Constraint （所有 的约束管理）。3）Net 栏Net栏主要对指定的网络来设置不同的约束规则，包括 Signal Intergrity （信 号完整性设置规则）、Timing （时序规则设置）、Routing （布线设置）、Custom Measeureme nt（用户添加规则管理）、Ge neral Properties （通用属性设置）。4）设计规则约束设置包括：Electrical （电气规则）、Spaci ng （间距规则设置）、Physical （物理规 则设置）、Design

5、 （设计规则设置）。三、线的约束设置约束管理器可以设定的规则很多，但是真正常用的是Net栏中Routing中的各项对布线的约束设置。包括： Wiring （线路设置）、Impedanee （阻抗设置）、 Min/Max Propagation Delays （最大或最小传输延时设置）、Total Etch Length （总 长度设置）、Differential Pair （差分对的设置）和 Relative Propagation Delay （相 对传输延时设置）。1、 创建 Bus在设定约束的时候，可以对单独的网络进行设置，也可以对一个Bus进行设 置。对于在原理图设计的时候没有设计总线

6、形式的网络， 也可以在约束管理器中 创建一个Bus。方法如下：1在约束管理器Net栏中选择Rout in g/Wiri ng，展开 所有的网络列表；2、选中要创建Bus的网络名，单击鼠标右键，在弹出的菜单 中选择Create/Bus如图10_2所示；3、在弹出的对话框中输入创建的 Bus名， 如图10_3所示；4、点击“Ok”完成Bus的创建，此Bus会在约束管理器中即 时显示。注意：对一个Bus内的信号线，其布线拓扑应基本一致，否则，在设定约束 后，布线的时候会引起匹配不当。10_210_32、线路设置约束管理器Net栏中选择Rout in g/Wiri ng，对线路进行设置。线路设置可以对

7、一个单独网络进行也可以对一个 Bus进行，设置内容包括： 直接调入电气规则、设置拓扑、设置分支长度、设置过孔数、设置表层布线长度 及设置平行线长度。1) 调入电气规则在设置网络后面的Refereneed Electrical CSe栏中，用鼠标直接单击空白处， 在弹出的下拉菜单中进行电气规则的选择。2) 拓扑在设置网络后面的Topology栏中，设置拓扑结构，如图10_4所示。Topology栏各项说明如下：Verify Schedule：确认拓扑结构。Yes表示确认拓扑执行 DRC检查；No表 示不执行DRC检查；Clear表示不选择此功能。Actual:实际值，仅可读Margin :裕量，

8、仅可读Schedule选择一定的拓扑结构，包括：菊花链结构(Daisy-chain)、树状结 构(Minimum Spanning Tre®、源负载菊花链结构(Source-Load Daisy-chain)、 星形结构(Star)远端分支结构(Far-end Cluste)。Ddisy-chJinJ -10_43) 设置分支长度在设置网络后面的Stub Length栏中，Max行空白处输入分支最大长度。4) 设置过孔数在设置网络后面的Via Count栏中，Max行空白处输入最大的过孔数量。5) 设置表层布线长度在设置网络后面的Exposed Length栏中，Max行空白处输入最

9、大的布线长 度。6) 设置平行线长度在设置网络后面的Parallel栏中，单击Max行空白处，弹出平行线长度详细 设置，如图10_5所示。10 5设置好长度和间距后，单击“ Ok”按钮，完成设置。单击“ Clear”清除设3、阻抗设置在约束管理器Net栏中选择Rout in g/lmpeda nee,对阻抗进行设置。对于信号 阻抗设置的前提条件是叠层已经设定好， 此项设置不建议再次设定，因阻抗和线 宽、线间距、叠层都有很大的关系。设置方法如下：在所选网络后面的Impedanee栏下的Target空白处单击鼠标，输入目标阻抗 如50后，软件会自动在Toleranee栏下设置限度范围，默认是2%，

10、一般设置10 %，如图10_6所示。ObjectsRe feSingle-line ImpedanceTdi<|etToler AliceActualM jinOhmOhmOhmOhmEl System曰 demoUHIIAM ED_1 _C APAC ITORJ150010 %UnilAM ED_1 _CAPAC ITORJ11 _B10 %UHIIAM EDJI 上 APACITORJ12_A50.0010%UHIIAM ED 1 C APAC ITOR 2 B50.0010|%10_64、设置最小/最大传输延时在约束管理器 Net栏中选择 Min/Max Propagation D

11、elays，对最小/最大传输 延时进行设置。此栏是对一个单个网络或一个Bus设定传输延时的最大及最小值。在所选网络后面的Prop Delay栏下的Min空白处单击鼠标，输入最小延时; Max空白栏处输入最大延时，如图10_7所示。Pro|)DelayMinns0.25 ns0.25 nsActual-0.23760.-0.15105.,0.25 nsQ.25 n®0.25 ns0.3 ns-0.23760. 0.3 nsMar ginns-0.?37fro. 0.3 rts0.230«-L. fl.3 ns-0.230-L. 0.3 nzActualMargin0.2

12、74;7607.+0.2876070.019152.10_7提示：1、在输入最小/最大的延时后，PIN Pair会自动设置；2、单击 翫 按钮，可以更改单位。可以选择以时间（ns）、长度（mil）、相对值（）为单 位，对于1ns的传输时间大约等于传输线5600mil的长度。5、设置总的布线长度在约束管理器Net栏中选择Rout in g/Total Etch Len gth，对总的布线长度进行设置。此处主要对布线的总长度设定一个最小长度和一个最大长度。设置方法如下：在所选网络后面的Total Etch Length栏下的Min空白处单击鼠标，输入最小 长度，Max空白处输入最大长度，表示所有导

13、线在最小长度和最大长度之间， 如 图10_8所示。10_8Un routed Net Length表示在此栏单击鼠标右键选择 An alyze查看未布线飞线 长度。Routed/Ma nhattan Ratio表示在此栏单击鼠标右键选择 An alyze查看布线后曼 哈顿比。6、设置差分对对于高度设计来说，差分信号越来越被更多地应用，面对差分信号的布线要 求也严格，不仅在叠层设置上要保证其阻抗值，且要对一对的差分线更要等长、 等间距，来保证其总体阻抗的连续性。为了更方便对差分信号进行设置，Cade nee 的PCB设计工具一一PCB Editor从15.0版本以后，在约束管理器中专门添加差 分

14、对设置栏。在约束管理器Net栏中选择Routing/Differential Pair，对差分对进行设置。1) 创建差分对进行设置差分对之前，首先要创建差分对。对哪些网名的信号正好是差 分信号，必须了然于胸。这个时候就在此要求我们对原理图设计中的网 络命名一定要规范。选择要创建差分对的两个网络，单击鼠标右键，在弹出的菜单中选择 Create/Differe ntial Pair 命令。执行上述操作后，弹出创建差分对设置窗口，如图10_9所示。在Diff Pair Name中，输入差分对名字后，单击“ Create”按钮完成差分对的设置， 创建完成一对后，可以在左边的所有网络列表中继续选择其他要

15、设置的 差分对网络进行设置。10 9如果需要进行差分对设置的很多的话，还可以使用自动设置差分对，前 提是在原理图设计时对差分信号命名一定要规范。方法如下：单击图 10_9中的“ Auto Setup'按钮，弹出自动设置差分对窗口，如图10_10所示。在左边框中下拉菜单处，选择所有的Net或XNet。有边框各项说明如下：Prefix：设置差分对名字。如果空则软件自动以信号的名字命名。设置完成后单击“ Create”按钮，约束管理器会自动将所有最后一个字 母为P、N的网络设置成差分信号。10_102)差分对的规则设置在创建完差分对后，就要对差分信号设定差分规则如设定间距、线宽等。各 项详细

16、描述如下。Un coupled Len gth：设置差分对两个网络的不匹配长度，【Gather Con troll设 置Ign ore表示差分对忽略驱动端，接收端引脚处的匹配，选择 In elude表示考虑 引脚处的匹配问题，这样的话当大于 Max设定的值时，就会报DRC错误。Phase Toleranee设置差分对中两个网络的差值。单位可以选择是ns或者mil，当两个网络的相差长度大于 Tolera nee设定值时，就会报错。Line Spaeing：设置线间距。注意在此设定的是最小值(Min )。即此值应该 是最基本的间距值。Coupling： 1、Primary Gap:设置差分对的首要

17、间距；2、Primary Width:设 置差分对的首要线宽；3、Neck Gap:设置在特殊情况下的线间距。比如当线很 密集不能保证都是用首要的线宽的时候，可选择此线宽。另外，针对表层和内层的不同线宽，我们也可以在此设置为表层线间距。那么Primary Width就设置为内层的线间距；4、Neck Width:设置在特殊情况下的线宽。比如当线很密集不 能保证都是用首要的线宽的时候，可选择此线宽。另外，针对表层和内层的不同线宽，我们也可以在此设置为表层线宽。那么Primary Width就设置为内层的线间距；5、(+/) Toleranee对线宽、线间距设定一个容限值。为了保证差分信 号的阻抗

18、连续性，建议不设置此项，即使设置也不要设置太大。3) 差分信号的布线当设置好差分对后，再单击-按钮进行布线的时候，是差分对整体的布线模式。7、设置相对传输延时对传输延时的设置，除了可以设定一个最大值、最小值的范围，也可以设定 一个相对值。当然，此项不能对单独的网路或一个 Bus进行设置，必须将需要约 束相对延时的网络建立一个群组，因为只有一个群组内才谈得上一个相对值。 下 面就简单介绍一下创建群组和对群组设定相对的延时值。在约束管理器 Net 栏中选择 Rout in g/Relative Propagation Delay。1)创建群组在网络列表中选中要匹配群组的网络，单击鼠标右键，在弹出的

19、菜单中选择Create/Match Group命令弹出创建群组对话框，如图 10_11示。10 1410_11输入群组名后，单击“ Ok”按钮，完成群组的创建，在网络列表中显示此 群组。2)相对延时设置冈首先，单击穿件的确组后面的 Relative Delay栏下的“ ns”按钮，选择单位: ns mil或者为单位，在此选择 ns为单位，如图10_12所示。Knits for RELATIVE-卩ROPAGATIOK_DELATFropag如tion ielay/lsngth wkew constraint for a group ofDefault Uni t10_12在群组后面的Delta

20、： Toleranee下面的格式中输入相对值。输入格式为：0:0.01,表示此组的所有网络相对延时在 00.01 ns之间，如图10_13所示。Global0 ns:5 %Global n尉n*Global0ns选择mil单位就直接输入目标值如：600mil，软件会自动设定5%的容限， 可以根据实际情况进行更改。选择%单位输入格式为： 600： 10%。表示目标值为 600mil ，允许 10%的容 限。Scope栏自动全部设置为 Global。Pin Pairs 栏自动设置为 All Drivers/All Receivers 。四、约束管理器的其他设置1、信号完整性的约束设置在约束管理器

21、Net 栏中选择 Signal Integrity 进行信号完整性方面的约束，其 中各项属性如下：1、Electrical Properties栏Freque ncy:设定选择网络的频率。当输入频率后，会自动计算出周期。 Period：设定选择网络的周期。当输入周期后，会自动计算出频率。Duty Cycle:设置占空比。Jitter :设置适中抖动值。Cycle to Measure设置进行仿真分析时的周期。2、Reflection 栏Overshoot:设置过冲值。在 Max栏中输入最大的过冲值。格式为高： 低电压值。Noise Margin：设置噪声裕量。在Min栏中输入最小的裕量。3、E

22、dge Distortions栏Edge Sensitivity：设定接收端是否对单调性敏感。First In cide nt Switch :设定第一个波形转换。4、Estimated Xtalk 栏Active Window ：网络产生噪声的窗口。Sen sitive Win dow :网络敏感（易受干扰）状态的窗口。Ignore Nets：设置被干扰的网络最大可允许的串扰。 Xtalk :设置被干扰的网络最大可允许的串扰。Peak Xtalk：设置被干扰的网络最大可产生的串扰。5、Simulated Xtalk 栏 查看仿真的分析结果。各项说明同 Estimated Xtalk 栏。6、

23、SSN 栏Max SSN：设置最大的开关噪声。Power Bus Name驱动端的电源网络总线。Ground Bus Name驱动端的地网络总线。2、时序的约束设置在约束管理器Net栏中选择Timing进行时序方面的约束设置，其中各项属 性如下：1、Switch/Settle Delays 栏Min First Switch ：设定可接收的第一次的最小转换时间延时。Max Final Settle：设定可接收的最大的建立时间延时。2、Setup/Hold 栏Clock：设定时钟网络名、周期值、抖动值。Interconnect Delay:设置时钟延时和时钟偏移值。Setup设定最小建立时间。H

24、old:设定最小保持时间。五、定制电气约束规则在上面讲述了很多的约束设定，那么对任何的约束设定都可以将其创建为一 个电气约束的规则，从而在别的网络中直接调用这个规则。1、创建电气约束选择一些已经设置完规则的网络，将其创建一个约束规则供其他类似的网络 信号调用。具体方法如下： 选中网络，单击鼠标右键，在弹出的菜单中选择Create/Electrical Cset命令，如图10_14所示。在弹出的对话框中，输入这个电气约束的名，如CLK，如图10_15所示。 单击“Ok”按钮完成规则的创建，这是打开Electrical Constraint Set栏下的User Defined栏中可以看到我们创建

25、的这个约束规则，如图10_16所示。 Systemi曰 demoUlltlAMED 1 CAPAiialyzeF9Sei actDeselectFind.Exp andAlt+C ol 1.s，1MembershipRemoveKjerLann e. ”F2liDeleteDel*Electri cal CSet Keferences.i n«5 %0 iis:0.Q1 nsSi Explorer.UMHAMED_1_ UliriAMED 1 C UHtlAMED_1_ UIIHAMEP_1_C UIIIIAMED 1 CBus. a .Match Group.-.Pin Pair.

26、 -D i ££er eifti al Pair.10 1410 152、调用电气约束在创建完一个电气规则约束后，可以在其他的Bus或单独的网络中进行调用，以节省重新创建的时间。前提是所调用网络的布线与设定规则约束的网络拓 扑、布线设置基本一致。现在以调用上一节中创建的ECSET2为例来进行讲解。在约 束管理器Net栏中选择 Rout in g/Wiri ng ，打 开网络列表。在 UNNAMED_1_CAPACIT0R_M2_B 行后的 Refereneed Electrical Cse栏中，用鼠 标单击空白处，在下拉菜单中选择要调入的电气规则， 完成电气规则添加，如图 10_17所示。ObiectsReferenced ElectiCSetTopologyVe»ify ScheduleSchedule三System日 demoUl iriAMED_1 _C AP ACITORraisy-h4)inUlll LAMED_I_C