数字逻辑设计及应用本科2答案（精编版）

1、_电子科技大学网络教育考卷（b 卷）_(20年至 20学年度第学期)_考试时间年月日(120 分钟) 课程 数字逻辑设计及实践（本科）教师签名 7、要实现有效状态数为8 的环形计数器，则所需移位寄存器中的触发器个数为： . 8 . 4 . 3 . 28、如果用触发器和门电路来实现12 进制的计数器，则至少需要个触发器： . 2 个 . 3 个 . 4 个 . 5 个_9、一个 jk 触发器的驱动方程为jkx ，则其逻辑功能与以下哪种触发器相同：_心大题号一二三四五六七八九十合 计中教学得分_一、填空题 ( 每空 1 分，共 20 分)_线1、请完成如下的进制转换：=8 =10=16；_2、=2

2、 =8=1c.816=8421bcd_3、某带符号的二进制数的反码是1010101，则该数对应的原码是1101010，_补码是1101011；_4、a b= ab /+a /b； (a b) /=ab+a /b /；号5、正逻辑和负逻辑之间的关系是对偶；学_6、请问图 1-6 的逻辑为： y=a /； . jk 触发器 . sr 触发器 . d 触发器 . t 触发器10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是： . 反馈函数输入输出到移位寄存器的串行输入端 . 反馈函数是现态的函数 . 反馈函数中可以有存储单元 . 反馈函数是个组合逻辑单元三、判断题（每题1 分，共 10 分）

3、1、存储单元是时序状态机不可缺少的组成部分；（ ）2、7485 为 4 位二进制比较器。如果二进制数a=b ，则其输出必将是y （a=b ） 有效；（ ）3、所有类型的触发器其状态更新都发生在时钟触发沿上；（）4、米利型时序逻辑的输出仅仅取决于当前现态的值；（）_7、已知某集成门电路输出和输入的高电平的最小值分别为_voh min、v ih min ；输出5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ ）_封和输入的低电平最大值分别为：_v olmax 、vil max；请问该门电路高电平的直流噪图 1-66、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ ）7、如果两个时序逻

4、辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ ）_声 容 限_号v nh=v ih minvoh min； 低 电 平 的 直 流 噪 声 容 限v nl=8、时序逻辑可以没有输出，但是组合逻辑必须有输出；（ ）9、要实现模为100 的计数器（有效计数循环圈的状态数为100），则需要 10 片 74160（十班v olmaxvil max；进制计数器）来实现； （ ）_8、某状态机的状态数为129，请问至少需要8位编码才能完成；_9、如果要从多路输入数据中，选出一路作为输出，应采用数字选择器来实现；_10、如果要比较两个二进制数的大小，应采用比较器器来实现；_11、如果待实现

5、的时序状态机中存在状态循环圈，应采用计数器器来实现；_12、同时具备置0、置 1、保持和反转的触发器是jk触发器；_二、选择题（每题1 分，共 10 分）_称密1、 将十进制运算（-125-3 ）转换成带符号的8 位（包括符号位）二进制补码运算，其结果为：名 . 00000000 . 10000000. .业2、请问下列逻辑中，与(a · b) /相同的逻辑是；_专 . a/+b / . a+b . a· b. a/· b/_3、已知逻辑f(abc)= m (1,3,5,7) ，则下面的描述为正确的是：_ . f(abc)= m (0,2,4,6) . f=c_

6、. fd= m (0,2,4,6) . f=a+b_4、要实现 8 选 1 的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：_ . 8、3 . 3 、8 . 8、8 . 3、3_5、如果实现5-32 的译码器电路，需要个 74138（ 3-8 译码器）来实现： . 2 . 3. 4 . 8名姓6、要实现 256 进制（模为256）的二进制计数器，需要个 74163（4 位二进制加计数器）来实现 . 2. 3 . 8 . 1610、环形计数器的有效状态个数，与其位数相同；（）四、卡诺图化简（8 分）请将逻辑 f(a,b,c,d)=m (1,2,3,5,7)+d(10,11,12,1

7、3,14,15) 化简成最简与或式；/ /f=a d+ab c五、组合逻辑分析，要求如下：（ 8 分）请分析图 5 所示逻辑的逻辑功能。并画出其真值表； 解：该题目为一加法器电路，完成的加法为：y 3y 2y 1y 0=dcba+0011,故真值表如下：分析图 6 所示电路，具体要求如下：1、 写出驱动方程和输出方程；2、 写出状态方程；3、 画出状态转换图或者转换表1、驱动方程d1q1'd 0q1aq0状态方程：q1*d1q0*d 0q1'q1aq02、输出方程：y( a ' q1q0)' (aq 1' q0' )' )'a &

8、#39;q1q 0aq1' q0'图 5dcbay 3y2y 1y000000011000101000010010100110100010001110101100001101001011110101000101110011100101011011011111011001111110100001110000111110010六、时序逻辑分析，要求如下：（ 14 分）3、状态表：或者状态图：七、组合逻辑设计，要求如下：（ 8 分）请设计一个三人表决电路。三个人表决一个决议，如果两个或者两个以上的人同意，则决议通过，否则，决 议被否决。具体要求如下：1、 画出真值表；2、 求出与非

9、-与非函数式；3、 画出逻辑图；1、 真值表abcf00000010010001111000图 610112、 求出反馈函数11013、 完成给定电路图，实现该逻辑2、 函数式11111、 选用 3 位的移位寄存器来实现该逻辑状态图如下：f(abc)m(3,5,6,7)(a bc)(ab c)( abc )(abc) )( ab)(ac)(bc) )/ / /3、 逻辑图2、 反馈函数可以通过如下方式确定，其f 为反馈函数输出值：其他形式的逻辑图略八、时序逻辑设计，要求如下：（ 10 分）利用一个d 触发器和一定的门电路实现jk 触发器的逻辑功能。要求写出所选触发器的驱动方程，并画出逻辑图；1、 jk 触发器的状态表和状态方程q*=jq /+k