基于FPGA的Gardner位定时同步的综合实验设计

1、    基于fpga的gardner位定时同步的综合实验设计    刘桂华+龙惠民+徐锋摘要：本文将 fpga技术引入教学，基于内插方式的gardner定时恢复算法的数字接收机关键技术理论分析基础上，实现了该算法的数字通信系统的位同步设计的fpga（field programmable gata array）综合设计，并在fpga 实验平台实现硬件验证。实践表明，该项目达到电子综合设计的教学要求，能有效提高学生的系统综合、系统分析的实践能力的培养。关键词：电子综合设计；gardner位定时同步；fpga：tn874 ：a ：1007-9416（2017）

2、07-0167-02电子综合设计一般采用软件仿真的方法使同学加深对概念和原理的理解。但是本次设计将fpga技术引入教学，改善了以前较为复杂数字通信实验仅仅仿真验证，真正能将学生对电路原理的理解得以快速在fpga平台上进行实现，既达到了理论与实践相结合，又达到快速验证设计方案的目的。笔者结合数字通信的基本原理1-2，设计了基于gardner位定时同步算法及其fpga实现的综合设计项目。1 系统设计方案在软件无线电接收机中，要正确的恢复发送端的信号，需要对码元的中间时刻进行周期性的采样判决，必须知道每个码元的起止时刻，才能采样恢复出发送端的信号3。由于接收到的信号传输过程中受到噪声、多径效应等影响

3、，与本地时钟信号不同步，这就需要位同步算法，恢复出与接收码元同频同相的時钟信号。位同步性能的好坏直接影响整个通信系统的性能。本次设计是基于内插方式的gardner定时恢复算法。gardner定时恢复算法就是利用内插滤波器恢复出信号的最大值再进行重采样。一种典型的gardner定时恢复算法结构框图如图1所示。定时恢复算法主要由定时误差检测器、环路滤波器、数控振荡器和插值滤波器组成。模拟输入信号x（t）在满足奈奎斯特基本采样定律条件下，经过本地固定时钟周期采样后变为离散信号x（mts），经过插值滤波器插值后，由定时误差检测器检测输入信号与本地时钟的相位误差（n），再由环路滤波器滤除噪声及高频成分e

4、（n），由数控振荡器得出整数采样时刻mk和插值位置uk，从而定时输出y（kti）。1.1 定时误差检测器定时误差检测利用非数据辅助的gardner误差检测算法，信号插值后，每个符号内需要获取最佳采样点以及中间时刻的内插值。定时误差求解公式：其中，（n）为定时误差；y（n）为第n个符号的信号采样值；ti是输出信号周期，则当取ti=t/2可满足符号周期内的两个采样值的要求。1.2 nco模块设计数控振荡器nco只是用于计算插值点的有效位置，可以根据输入信号来实时产生输出信号脉冲和差值点。nco是对以采样时钟ts的输入信号进行抽样，所以nco的工作时钟也为ts，重采样周期也与输入信号的符号率一致为t

5、i。1.3 插值滤波器设计插值滤波器主要作用就是产生与本地时钟相位相同的信号，通过输入信号x（mts）与采样点mk与分数插值点uk来实时生成。本论文采用立方插值滤波器，它是一种多项式的插值滤波器，它的4点样值的拉格朗日函数表达式为这里，这里n=4，那么n1=n/2=2，n2=n/2-1=-1。2 位同步fpga实现fpga实现的gardner定时恢复位同步算法，不同的输入符号除系统的工作时钟要发生相应的变化外，主要考虑的是不同采样率下对环路滤波器参数的设计。根据simulink仿真可以得出不同速率段的浮点数环路滤波器参数，再通过按倍数扩大的方式转换为定点数进行fpga实现。fpga处理芯片选用

6、的是xilinx公司的高速数字信号处理芯片virtex-4系列中的xc4vsx55处理芯片，能够满足系统160mhz最大工作时钟和对存储器资源，乘法器资源的要求。输入数据位宽为12位，对环路滤波器参数进行18位的量化处理，系统的最大处理位宽为30位。插值滤波器采用的是farrow结构，通过插值，将输入数据移动到与本地时钟相对应的位置。为保持输入数据大小不变，在输出端进行了12位的截取操作。经过上述模块的联调，再通过fpga仿真得出如图2所示的波形。其中，输入数据为一个符号率为5mb/s，采样率为40mhz的“00001111”重复二进制码生成的bpsk信号。经过gardner定时恢复后，均能在信号的极值点处实现采样，恢复出原始的二进制信息。3 结语本文设计了以fpga为设计平台的gardner位定时同步算法的电子综合设计项目，能有效提高学生的系统综合、系统分析的实践能力的培养。参考文献1张立军，张宗橙，郑宝玉，等译.proakisjg.数字通信m.北京：电子工业出版社，2001：241-268.2杨小牛，楼才义，徐建良.软件无线电原理与应用m.北京：电子