数字钟电路设计与制作毕业论文

1、毕业论文字钟设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教 师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加 以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体， 均已在文中作了明确的说明并表示了谢意。作者签名：円期：指导教师签名：曰期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电 子版本；学校有权保存毕业设计（论文）的印刷本和

2、电子版，并提供 目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制 手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分 或全部内容。作者签名： 曰 期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研 究所取得的研究成果。除了文中特别加以标注引用的内容外，木论文 不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研 究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完 全意识到本声明的法律后果由本人承担。作者签名：日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定， 同意学校保留并向国家有

3、关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期：年月曰导师签名：u期：年nu注意事项1. 设计（论文）的内容拈：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键同5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致谢9）附录（对论文支持必要时）2. 论文字数要求：理工类设计（论文）正文字数不少于1万字（不铋拈图纸、 程序清

4、半等），文科类论文正文字数不少于1. 2万字。3. 附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4. 文字、图表要求：1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错 別字，不准请他人代写2）工程设计类题的图纸，要求部分用尺规绘制，部分用计算机绘制，所 有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程 字书写，不准用徒手画3）毕业论文须用a4单而打印，论文50页以上的双而打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，并提供电子文档5. 装订顺序1）设计（论文）2）附件：按照任务书、幵题报告、外文译文、译文原文（复印件）次

5、序装指导教师评阅书指导教师评价：一、撰写（设计）过程1、学生在论文（设计）过程中的治学态度、工作精神优中及格口不及格2、学生掌握专业知识、技能的扎实程度优良 中及格口不及格3、学生综合运用所学知识和专业技能分析和解决问题的能力优良中及格口不及格4、研究方法的科学性；技术线路的可行性；设计方案的合理性优良中及格口不及格5、完成毕业论文（设计）期问的岀勤情况优良屮及格口不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？优良中及格口不及格2、是否完成指定的论文（设计）任务（ti拈装订及附件）？ 优 良 屮 及格 口不及格三、论文（设计）水平1、论文（设计）的理论意义或对解决实际问

6、题的指导意义 优 良 中 及格 口不及格2、论文的观念是否有新意？设计是否有创意？优良屮及格口不及格3、论文（设计说明书）所体现的整体水平优 r 中 及格 口不及格建议成绩：优良中及格不及格（在所选等级前的内画“ v”）指导教师：（签名）单位：年 月 日（盖章）评阅教师评阅书评阅教师评价：一、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？优 r中及格口不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？ 优 良 中 及格 口不及格二、论文（设计）水平1、论文（设计）的理论意义或对解决实际问题的指导意义 优 r 中 及格 口不及格2、论文的观念是否有新意？设计是否有创意？优

7、 良 中 及格 口不及格3、论文（设计说明书）所体现的整体水平优口良中及格不及格建议成绩：优良中（在所选等级前的内画及格“ v ”）不及格评阅教师:（签名）年 月 日单位：（盖章）教研室（或答辩小组）及教学系意见教研室（或答辩小组）评价：一、答辩过程1、毕业论文（设计）的基本要点和见解的叙述情况优良中口及格不及格2、对答辩问题的反应、理解、表达情况优良中口及格不及格3、学生答辩过程中的精神状态优良中口及格不及格二、论文（设计）质量1、论文（设计）的整体结构是否符合撰写规范？优良中口及格不及格2、是否完成指定的论文（设计）任务（包括装订及附件）？优良中口及格不及格三、论文（设计）水平1、论文（设

8、计）的理论意义或对解决实际问题的指导意优良中及格不及格2、论文的观念是否冇新意？设计是否有创意？优良中及格不及格3、论文（设计说明书）所体现的整体水t优良中及格不及格评定成绩：优良中及格不及格教研室主任（或答辩小组组长）：（签名）年月曰教学系意见：系主任:（签名）年月曰摘要现代生活的人们越来越重视起了时间观念，可以说 是时间和金钱划上了等号。对于那些对时间把握非常严格和 准确的人或事來说，时间的不准确会带来非常大的麻烦，所 以以数码管为显示器的时钟比指针式的时钟表现出了很大 的优势。数码管显示的时间简单明了而且读数快、时间准确 显示到秒。而机械式的依赖于晶体震荡器，可能会导致误差。 数字钟是采

9、用数字电路实现对“时”、“分”、“秒”数字 显示的计时装置。数字钟的精度、稳定度远远超过老式机械 钟。在这次设计中，我们采用led数码管显示时、分、秒， 以24小时计时方式，根裾数码管动态显示原理来进行显示， 用32768mhz的晶振产生振荡脉冲，定时器计数。在此次设 计中，电路具宥显示时间的其木功能，还可以实现对时间的 调整。数字钟是其小巧，价格低廉，走时精度高，使用方便， 功能多，便于集成化而受广大消费的喜爱，因此得到了广泛 的使用。关键字：数字钟晶振 计数abstractmodern life of people pay more and more attention to the co

10、ncept of time，money and time on the hospital. for those in time and accurately grasp the very strict about or inaccurate, time will bring great trouble, so as to displays clock digital tube than the pointer clock showed a lot of advantages. digital pipe display time is simple and accurate readings，t

11、ime to seconds. and mechanical dependent on crystal oscillators，may cause errors.a digital clock is used in digital circuitpoints andsecond digital display timer. a digital clock accuracy and stability than old mechanical clock. in this design，we adopt led digital display tube, minutes and seconds,

12、when in 24 hours time，according to the principle of dynamic display of digital tube to show，with the crystals 32768hz produce oscillation pulses, timer count. in this design, the circuit has its time, still can realize the function of the time. a digital clock is its small，inexpensive, high precisio

13、n，easy to use and when，the function is much，facilitate integration by vast consumption, so it has been widely used.key words： digital electric clock counter crystal oscillator刖g集成电路是信息产业和高新技术的核心，是推动w民经济和社会信息化的关键技术。集成电路的产业规模和技术水平已成为m家综合w力的一个重要标志.集成电路有体积小、功耗小、功能多等优点，因此在许多电子设备屮被广泛使用。电子钟是人们h常生活中常用的计时工具，

14、而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。本次设计以数字电子为主，分别对is时钟信号源、秒计时显示、分计时显示、小时计时显示、星期计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒及一星期七天的显示并且冇整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要 使用集成计数器，例如74ls160、cd4518,译码集成电路,例如741s48, led数码管

15、，分频器电路，例如cd4060，及各种门电路和基本的触发器等，很适合在h常生活中使用。目录1. 设计任务132. 设计方案的选择与论证153. 系统原理174. 单元电路的设计194.1振荡电路194.2计数电路214.2.1 60进制计数器224.2.2 24计数器电路224.3校时电路234.4译码与显示电路244.5报吋电路265. 整体电路275.1电路总图285.2元器件列表296. 卽吉30sc i射32参考文献331. 设计任务设计一种多功能数字钟，该数字钟具有准确计吋，以数字形式显示吋、分、秒的吋间和校吋功能。在电路屮，基本功能部分由主体电路实现，它们都要用到振荡电路提供的1h

16、z脉冲信号。在计吋出现误差吋电路还可以进行校吋和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示吋、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。任务：（1）巩固和提高学过的基础理论和专业知识；（2）提高运用所学专业知识进行独立思考和综合分析、解决实际问题的能力；（3）培养掌握正确的思维方法和利用软件和硬件解决实际问题的基本技能；（4）增强对实际电路的认识，掌握分析处理方法，进行试、计算等基本技能的训练，使之具有一定程度的实际工作能力。（5）掌握科研、资料查询的基本方法以及获取新知识的能力。(6) 促使我们学习和获取新知识，掌握自我学习的能力。(7) 通过参与实际工

17、作，使我们了解社会和工作，具备一定的实际工作能力(8) 通过设计数字电子钟，了解电子钟的工作原理和部构造基本要求：(1) 时间计数器电路采用24进制，从00丌始到23后再回到00;(2) 各用2位数码管显示时、分、秒；(3) 为了保证计时的稳定及准确，由晶体振荡器提供时间 基准信号.2. 设计方案的选择与论证1.方案设计一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。方案一：首先构成一个cb555定时器产生震荡周期为一秒的标准秒脉冲，由74ls161采用清零法分别组成六十进制的秒计数器、

18、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用cb555定时器的输出作为秒记数器的cp脉冲，把秒记数器地进位输出作为分记数器地cp脉冲，分记数器的进位输出作为时记数器的cp脉冲。使用74ls48为驱动器，bs201a数码管作为显示器。方案二：首先构成一个由32768hz的石英晶体振荡器和由cd4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74ls160采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周 计数器。使用由32768hz的石英晶体振荡器和由cd4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出

19、作为分计数器的cp脉冲，分计数器的进位输出作为时计数器的cp脉冲。使用74ls48为驱动器，dpy green-cc数码管作为显示器。方案三：用专用集成电路设计的秒表&时钟电路。应用时钟芯片可以驱动6位的7段发光二极管显示时间。主耍特点是：电路设计容易，计时精确，但成本较高。2.方案论证方案一、方案二和方案三都很正确，但是方案一由555定时器构成的多谐振荡器的震荡频率没有方案二屮由石英品体振荡器的震荡频率稳定，而数字钟要求每天计时误差不超过ls，故方案二比方案一好，另外，方案二所用的元件易 于采购，成本也不高，时方案三成本较高。所以选用方案二。3. 系统原理数字钟实际上是一个对标准频率

20、（1hz）进行计数的计数电 路。由于计数的起始时间不町能与标准吋间（如北京吋间）一致， 故需要在电路上加一个校吋电路，同吋标准的1hz吋间信号必须 做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1 所示为数字钟的一般构成框阁。图1原理框图晶体振荡器电路：品体振荡器电路给数字钟提供一个频率 稳定准确的32768hz的方波信号，ph呆证数字钟的走吋准确及 稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶 体振荡器电路。分频器电路：分频器电路将32768iiz的高频方波信号经分 频后得到1hz的方波信号供秒计数器进行计数。分频器实际上也 就是计数器。时问计数器电路：时问计数电路由秒个

21、位和秒十位计数 器、分个位和分十位计数器及时个位和时十位计数器电路构成， 其中秒个位和秒十位计数器、分个位和分十位计数器为60进制 计数器，而根据设计要求，吋个位和吋十位计数器为24进制计 数器。(4) 译码驱动电路：译码驱动电路将计数器输出的8421bcd码 转换为数码管需耍的逻辑状态，丼且为保证数码管正常工作提供 足够的工作电流。整点报吋电路：一般吋钟都应具备整点报吋电路功能，即 在吋间出现整点会自动报吋，以示提醒.其作用方式是发出连续 的或有节奏的音频声波,较复杂的也可以是实时语音提示。4. 单元电路的设计数字电子钟的设计方法很多种，例如，可用中小规模集成电 路组成电子钟；也可以利用专用

22、的电子钟芯片配以显示电路及其 所需要的外m电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须 对各个单元电路进行设计。4.1振荡电路振荡电路由石英品体振荡器和分频器产生1hz时钟脉冲，下 面对石英品体振荡器和分频器两部分进行介绍。(1) 石英晶体振荡器石英晶体的固冇频率十分稳定。另外石英晶体的振动具冇多 谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体, 既川利用基频振动，也可利用泛音振动。前者称为基频品体，后 者称为泛音品体，品片厚度与振动频率成反比，工作频率越高， 要求晶片厚度越薄。将石英晶体作为高q值谐振冋路元件接入反 馈电路屮，

23、就组成了晶体振荡器。(2) 分频器分频器的作用是将由石英品体产生的高频信号分频成基时钟 脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主 要一是产生标准脉冲信号.在此电路中作为分频器的元件 是：cd4518。cd4518的功能表如下输入输出ckcren上升沿lh加计数ll上升沿加计数下降沿lx保xl上升沿上升沿ll持hl下降沿xlx全为l表1:cd4518的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图2所/j、o>c1卜m寸oo>roon、cindimc?1 y?2畆 fxtalcizdu?a 7dt7ct7tqoqiq203clken>42vccgndcd

24、45!8gnd阁2品体振荡器构成的秒脉冲电路工作原理：如上图所示，电路由14级二进制串行计数器 cd4060和晶体、电阻、电容及bcd同步加法计数器cd4518构成。 电路中利用cd4060组成网部分电路。一部分是14级分频器，其 最高分频数为16384;另一部分是由外接电子表用石英晶体、电阻 及电容构成振荡频率为32768hz的振荡器。震荡器输出经14级分 频后在输出端q14上得到1/2秒脉冲并送入由1/2 cd4518构成的二分频器，分频后在输出端q1上得到秒基准脉冲.4.2计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入 信号就是吋序网络的吋钟脉冲，它不仅吋以计数而且还可以用

25、来 完成其他特定的逻辑功能，如测量、定吋控制、数字运算等等。在数字钟电路中，时间计数电路由秒个位和秒十位计数器、 分个位和分十位计数器及时个位和时十位计数器电路构成，其屮 秒个位和秒十位计数器、分个位和分十位计数器为60进制计数 器，而根据设计要求，吋个位和吋十位计数器为24进制计数器。 有y吋间标准“秒”信号后，就可以根据“60秒为1分”、“60 分为1小时”、“24小时为1天”的计数周期，分别组成。将这些 计数器适当连接，就可以实现“秒”、“分”、“时”、的计时功能。 数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数 吋，反馈门不起作用，只冇当进位脉冲到来吋，反馈信号将计数 电路清

26、零，实现相应模的循环计数。秒分计数器为60进制计数器,小时计数器为24进制计数器。 实现这两种模数的计数器采用集成计数器74ls160。ct 7 4 l s 1 6 0力十进制计数器，当l d = 1时进行十进制计数；当l d=0吋，完成预置数码功能。用于“秒钟、分钟、吋钟”的个 位计数吋，不需作任何改进。但用于“秒钟、分钟”的十位计数 时，必须逢“ 6 ”（即0110）进1且清零，用于“时钟”计数时， 必须逢“ 2 4 ”（即0010 0100）清零。卜*面将分别介绍60进制计数器和24进制小时计数器。4. 2. 1 60进制计数器首先将两片74ls160设置成十进制加法计数器。因为为同 步

27、置数控制端，pe为异步置零控制端，cet和cep为计数控制端 p0p3为并行数据输入端qctq3为输出端co为进位输出端将cet 和cep接高电平。将第一片741sl60计数器的进位输出tc接到第 二片74ls160计数器的技术控制端cet和cep.这样w片计数器最 大可实现一百进制的计数器，现耍设计一个六十进制的计数器可 利用异步置零的方法实现，由于74ls160属于异步置数，故当计 数器输出 “2q3q2q1q0、1q3q2q1qo=o110、0000吋，通过与非门 电路形成一置数脉冲，使计数器归零。电路图如下所示sq1q2q3dpop 1p2p3gnsq1q2q3dpop 1p2p3gn

28、91072mrvddpecetcepclktc图3 60进制计数器电路4.2.2 24计数器电路(1)电路如图4所示gndcpu1mrpevddcettccepclkpoq0plqip2q2p3q3gnd9>107£>2£>34>5>68dm74lsi6oan4141312spip2p3&q1q2q3gnddw4lsi60amdm74ls00m图4 24计数器电路 （二）电路的工作原理同理，要设计一个二十四进制的计数器吋利用异步置零的方 法实现，由于74ls160属于异步置数，当计数器输出“2q3q2q1q0、 1q3q2q1qo=oo

29、1o、0100"时，通过与非门电路形成一置数脉冲,使 计数器归零。4.3校时电路（一）电路如图5所示图5校吋电路（二）电路的工作原理当重新接通电源或走时出现误差时都需要对时问进行校正。 通常，校正时问的方法是：首先截断正常的计数通路，然后再进 行人工出触发计数或将频率较高的方波信号加到需要校正的计 数单元的输入端，校正好后，再转入正常计时状态即可。本校时电路的作用是：当数字钟接通电源或者出现误差时， 校正时问。校时是数字钟应具有的基本功能。一般电子表都具有 时、分、秒等校时功能。为了使电路简单，在此设计中只进行分 和小时的校时。数字种启动后，每当数字钟显示与实际时问不符 进，需要根据

30、标准时问进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是：1. 在小时校正时不影响分和秒的正常计数。2. 在分校正时不影响秒和小时的正常计数。如图5所示，当开关打不按时其一端接的是高电平，因此当 通过一个与门和非门之后其输岀的是低电平，因此当信号来临时 其处于正常计数状态，当开关向下按是其接的是低电平，当产生 的1hz的电路输岀低电平的时候通过与门和非门之后其输入的 是高电平，因此对电路校时或校分时，对开关的状态进行消除抖 动处理。4.4译码与显示电路（一）电路如图6所示j9.i2 3才xtpk d1re e u2?l0 12 3 nn p

31、ccc pppp gjtcim)bi/rborbilt0 19-3a a a ad c 0 12 3dt qqqqvccabcdefgabkkcdef lgdp-? o16mrpecetcepclkvi) i)tcpoqopl01p2q2p3q3gndi 9. 3 r 5. 68o-o131122ii69 ill814ri>lrv b t 0 12 3 nb rl a a a a g109 oc 5 4 2 3 7c a b c d c f gcvu1akbkcdcfgdp§图6译码与显示电路（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译 成相应的输出

32、信号以表示编码时所赋予原意的电路。常用的集成 译码器冇二进制译码器、二一十制译码器和bcd7段译码器、显 示模块用来显示计时模块输出的结果。_n_n_,>计数溫> 湖器> 勵器一> .5szj«计数酬1 阁7计数译码显示电路方框阁（三）对电路中的主耍元件及功能介绍 （1）译码器74ls48译码器是一个多输入、多输出的组合逻辑电路。它的工作是 把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应 的路有信号输出。译码器在数字系统屮有广泛的用途，不仅用 于代码的转换、终端的数字显示，还用于数字分配，存储器寻址 和组合控制信号等。译码器可以分为通用译码器和显示

33、译码器两 大类。在电路中用的译码器是共阴极译码器74ls48,用74ls48把输入的8421bcd码abcd译成七段输出a-g,再由七段数码管显 示相应的数。74ls48的管脚阁如阁15。在管脚阁屮，管脚lt、 rbi、bi/rbo都是低电平是起作用，作用分别为：lt为灯测检查，用lt可检查七段显示器个字段是否能正常 被点燃。bi是灭灯输入，可以使敁示灯熄灭。rbi是灭零输入，可以按照需要将显示的零予以熄灭。b1/rb0是共用输出端，kbo称为灭零输出端，可以配合灭零输出端kb1， 在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰 度。也可用共阴译码器74ls248, cd4511。4

34、.5报时电路电路应在整点前整点报时，即当时间在59分50秒到59分 59秒期间时，报时电路报时控制信号，从而产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两 端加上一个直流电压时酒会发;11鸣叫声，两个输入端是极性的， 当59分59秒来临时，经过一秒钟的报时达到整点。vccb5diodeik q12n3906 lsigndnspeaker阁8报时电路5. 整体电路一个基本的数字钟电路系统主要宥秒信号发生器、“时、分、 秒、”计数器、译码器及显示器、电路组成。秒信号产生器是整个 系统的吋基信号，它直接决定计时系统的精度，一般用石英晶体 振荡器加分频器来实现组成一个输出1秒的

35、标准秒脉冲，将准秒 信号送入“秒计数器”。译码显示电路将“时”、“分”、“秒”计数器 的输出状态送到七段显示译码器译码，通过七位led七段显示器 显示出来。电源原理图为：要。能m总体电路提供电源 总体功能实现图：能显示吋、分、秒的吋间；小吋的计数为“24翻1”，分和秒的计时为60进位；能够校时、分;整点报时。5.1电路总swirjrvrr图10数宇钟电路5.2元器件列表表三：元器件列表commentdescriptionfootprintlibrefquantitycap varvariable oradjustablecapacitorc1210cap var1capcapacitorrad

36、-0. 3cap1diodehigh conductancefast diodedo - 35diode 1n9141dpy green-cc7.62 mm blacksurface green7-segment display:cc，rh dpleddtp-10dpy green-cc6speakerloudspeakerptn2speaker12n3906pxp general purposeamplifiert0-92a2n39061res2resistoraxtai-0. 4rcs244sw dpdtswitchsot23-6sw dpdt2dm74ls48nbcd to 7-segm

37、entdecodern16edm74ls48n6dm74lsi60amsynchronouspresettable bcddecade counterm16a_ndm74lsi60am6dm74ls04mhex tnverterm14a ndm74ls04m1dm74ls00mquad 2-tnput xandgatem14a_ndm74ls00m2cd4518dual bcd up counter620-10mc14518bcl1cd4060bcm14-stage ripplecarry binary counterm16a_ncd4060bcm1m74hc08b1rquad 2-i叩ut

38、andgatedip14m74hc08b1r1xtalcrystal oscillatorr38xtal16. 总结1. 遇到的问题及解决在连接六十进制的进位及二十四进制的接法屮，要求熟悉逻 辑电路及其芯b各引脚的功能，那么在电路出错时便能准确地找 出错误所在并及时纠正了.在设计电路中，输出不一定是从vo端口输出，例如六十进制的 输出就不是从vo输出，而是从与非门的输出接反向器74ls00输 出来作为下一个计数的输入脉冲。2. 设计体会这次对数字钟的设计，让我了解了关于数字钟的原理与设计 理念，加强了我们动手、思考和解决问题的能力。在此次的数字 钟设计过程屮，我更进一步地熟悉了芯片的结构及掌握了各芯片 的工作原理和其具体的使用方法，巩岡和加强了课本知识.在计数 模块上面有以前的经验,设计技术模块很快就得出了正确的结果, 虽然跟实验室用得芯片不一样，但