信号波形合成毕业设计优秀毕业设计（论文）

1、信号波形合成设计目录摘要关键字2序言3一系统要求4二理论基础6三软硬件设计7（-）硬件设计71方波震荡电路72分频器83减法电路94滤波电路105移相电路116加法电路127有效值检波电路138 adc0809数模转换149 at89c52单片机选择23（-） 软件设计26四理论与测试27结束语30参考文献31致谢32附录附录一：信号采集显示程序33附录二：英文原文36附录三：英文翻译42 摘要: 木系统设计了一个信号波形合成电路，系统包括：晶振和辅助整形电路 构成的方波振荡电路，产生方波信号；采用74hc161n等组成分频电路，使高频 方波转换成10 khz、30 khz等齐个正弦信号；滤波

2、电路使齐个频率的方波到正 弦波的转换；放大电路控制齐个信号幅值的大小；移相网络控制输入与输出信号 之间的相位差；加法电路完成多个信号的合成；由此，木系统能实现把10 khz. 30 khz和50 khz的正弦信号合成为近似方波；能实现把10 khz、30 khz和50 khz 等正弦信号合成位近似三角波；实现对10 khz、30 khz等各个正弦信号幅值的 测量和显示。关键字: 正弦波、方波、三角波abstract :the system design a signal waveform synthesis circuits, systems include: crystal reson a

3、nee and auxiliary plastic circuit con sists of square wave oscillator circuit, produce square wave signal; using 74hc161n etc points, high-frequency pulse frequency circuit convert khz, 30 october khz etc. each sine signals; flter circuit make each frequency conversion of square wave to the sine wav

4、e; amplifying circuit control the size of each signal amplitude; phase shifti ng network control in put and output signal of the phase differenee between; addition of complete multiple signal circuit synthesis; thus, this system can realize the 10 khz, 30 khz and 50 khz sinusoidal signal synthesis f

5、or approximate square-wave; can realize kh乙 the 10 khz and 50 khz 30 such sine signal a approximate tria ngular wave syn th esized; to achieve khz khz, 30 october all sinusoidal signal amplitude measurements and display.key word: sine wave and square-wave, triangle wave信号波形合成作为一种基本电子设备必更的系统，无论是在教学、科

6、研还是 在部队技术保障屮，都有着广泛的使用。信号波形合成作为一种通用电子测试仪 器的组成是军队进行科技战争不可缺少的一种测试仪器。因此，从理论到工程对 信号的发生进行深入研究，不论是从教学科研角度，还是从部队技术保障服务角 度出发都有着积极的意义。随着科学技术的发展和测量技术的进步，对信号发生 器的要求越來越高，普通的信号波形合成已无法满足目标高、频率切换速度快、 切换相位连续、输出信号噪声低、可编程、全数字化易于集成、体积小、重量轻 等优点。随着数字技术的飞速发展，在现代电子学的各个领域，常常需要高精度且 频率可方便调节的信号源。尤其是随着通信事业的发展，频道的分布日趋密集， 要求有高精度、

7、高稳定度的通信频率。用常规的信号发生器无法满足要求。为解 决这个难题，人们提出频率合成器的方案高精度大动态范围数字/模拟(d, a) 转换器的出现和广泛应用，用数字控制方法从一个标准参考频率源产生多个频率 信号的技术，即宜接数字合成(dds)界军突起。其主要优点有:(1)频率转换快： dds频率转换时间短，一般在纳秒级；(2)分辨率高：大多数dds可提供的频 率分辨率在1 hz数量级，许多可达0. 001 hz； (3)频率合成范围宽；(4)相位噪 声低，信号纯度高；(5)可控制相位：dds可方便地控制输出信号的相位，在频 率变换时也能保持相位联系；(6)生成的正弦/余弦信号正交特性好等。因此

8、， 利用dds技术特别容易产生频率快速转换、分辨率高、相位可控的信号，这在 电子测量、雷达系统、调频通信、电子对抗等领域具有十分广泛的应用前景。1971 年，美国学者 j .tierney 等人撰写的 “ a digital frequency synthesizer 一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新合成 原理。限于当时的技术和器件产能，它的性能指标尚不能与已有的技术盯比，故 未受到重视。近几年间，随着微电了技术的迅速发展，直接数字频率合成器(direct digital frequency synthesis简称dds或ddfs)得到了飞速的发展，它以有别于

9、 其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体 现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带止 交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方而，并具有极高的性价比。一系统要求设计制作i个电路，能够产生多个不同频率的正弦信号，利用傅里叶原理产 生以lokhz为基波，以奇次谐波为辅助谐波的信号，并将这些信号再合成为近 似方波和其他信号。电路示意图如图1所示：图1信号波形合成电路示意图1.2要求及指标1.2. 1基本要求（1 ）方波振荡器的信号经分频与滤波处理，同时产生频率为10khz和30khz 的正弦波信号，这两种信号应具有确定的

10、相位关系；（2）产生的信号波形无明显失真，幅度峰峰值分别为6v和2v；（3）制作一个由移相器和加法器构成的信号合成屯路，将产生的10khz 和30khz正弦波信号，作为基波和3次谐波，合成一个近似方波，波形幅度为 5v,合成波形的形状如图2所示。1.2.2发挥部分（1）再产生50khz的正弦信号作为5次谐波，参与信号合成，使合成的波形更接近于方波；（2）根据三角波谐波的组成关系，设计一个新的信号合成电路，将产生的10khz、30khz等各个正眩信号，合成一个近似的三角波形;（3）设计制作一个能对各个正弦信号的幅度进行测量和数字显示的屯路, 测量误差不大t±5%；（4）其他。二系统设计

11、方案方案一：采用555多谐振荡电路来产生方波信号，这样电路简单频率可调， 但是从555谐振电路出來的方波，占空比难以调节，信号不稳定，可靠性低，不 利于后级电路的调节，故不采用此方案。方案二：通过反相器、外加电阻和电容来产生频率可调、占空比可调的方波 信号。具优点电路简单，但工作频率不够稳定。方案三：利用单片机时钟信号，通过软件编程实现输出10khz方波信号。 实现起来相对较容易，但若没有时间做本参赛题的发挥部分，大材小用了。方案四：直接采用6mhz晶振和辅助整形电路，产生方波信号；利用74hc161 计数器后接74ls74 d触发器组成分频电路对6mhz晶振进行分频，得到不同频率 的方波；滤

12、波电路把前级分频得到的方波信号转换成频率相同的正弦信号；但是 这些正弦波信号屮存在直流成分需耍通过减法电路调整正弦波信号为双极性（正 负相间的正弦波）；然后通过放人电路实现信号幅值的放大以达到指标中所需要 的信号合成的幅值；再通过移相网络实现3次谐波、5次谐波与10 khz基波z 间和位关系的调节，必须调节到同向；加法电路，实现几个信号合成为一个近似 方波信号；模拟开关选择不同通道的信号，送到有效值检波电路检波；采集信号 有效值然后adc0809对模拟信号进行数字处理，再送入单片机进行计算并在数码 管上显示。综上所述，选择方案四，使用晶振产生的方波信号稳定，有利于电路波形的 调节及系统的稳定性

13、。其系统框图如下所示:图3系统整体框图二、理论基础方波信号由基波成分和若干个谐波成分构成任何具有周期为t的波函数f （t）都可以表示为三角函数所构成的级数之和，即："17tf （，） = d（）工（a“ cos ncot + bn sin nwt） , co =；本作品根据这一理论原理制作血成。2n-t图4方波（左）三角波（右）所谓周期性函数的傅里叶分解就是将周期性函数展开成岚流分量、基波和所有n阶谐波的迭加。如图4所示的方法可以写成:此方波为奇函数，它没有常数项。数学上可以证明此方波可表示为: f =（sin cot -v sin 3a）t + sin scot + 丄 sin 7

14、妙 + ）；龙357同样，对于如图4所示的三角波也可以表示为：/(0=2力（1耳）sin cot -sin 3cot + sin 569/ sin 7曲 + )。71325272三、软硬件设计（一）硬件设计3. 1. 1方波振荡电路方案1：直接釆用6 mhz晶振。曲于晶振可靠稳定，产生的方波波形质量好, 对于后级电路波形的调节有帮助。直接给晶振加上电源，简单方便就可以得到一 个方波输出，由于输出的方波波形不是很好有所失真所以在后级加上一个整形电 路，可使波形变得更加完善。其仿真与测试结果见图10。电路如卞图所示：图5方波振荡电路3.1.2分频器方案一：利用vhdl语言对fpga编程直接对6mh

15、z晶振产生的方波进行分频, 这样做简单方便硬件电路少，就是有点浪费了 fpga的资源。方案二：采用74hc161进行计数再通过74hc204输入与非门给74hc161清零 最后连到1）触发器再2分频一次。采用集成芯片，纯数字电路，输出稳定，精度 高，可靠性高，价格便宜实惠且能实现系统所需要的要求。首先对6miiz晶振进 行20分频产生300khz的方波信号，然后分别进行15次，5次，3次分频，最后 用d触发器做2分频，也就是对300khz信号进行了 30次、10次和6次分频， 即可得到10 khz, 30 khz, 50 khz。其基本框图如下:图6分频电路综上所述：方案一 fpga集成度高，

16、偏数字方面，虽然能满足木课题要求但 是价格昂贵，且把-个fpga小系统就让它完成一个分频的功能也非常的浪费资 源，结合到各方面的因素我们就采用方案二，用纯数字电路來完成分频，这样价 格便宜而且能很好的完成指标，唯一就是硬件的连线比较复杂，要事先设计安排 布线。3. 1. 3减法电路方案一：采用由0p07cp组成的电路，很简单其实就是在含有正电压的波形 屮，在反相输入端引入一个可以通过调节rl、r2来控制的直流电平信号来减去 原本的波形中的直流成分，实现单极性向双极性转换，使滤波出来的正弦波能够 滤去直流成分，转换成正负相间的正弦波。我们就采用此方案，集成运放组成的减法电路如图所示，输入信号ui

17、l和 ui2分别通过rl、r2加到了运放的反向比例输入端和同向比例输入端，输出电 压经过 rf 反馈到反向比例输入端。如图可知：<6 4)若电路中r、ur厂劭 r,&厂才s7：）图7：减法电路理论计算如图可以看出输出电压uo与两个输入端的差值（ui2-uil）成比例故称为斧 值放人器或减法器，减法器对原件对称性要求很高，元件失配将带來较大的误差, 而且产生共模输出电压。在本次设计中我们采用图8在反向比例输入端我们给入可调电阻來方便最 后的调试，在反相输入端引入一个可以通过调节rl、r2来控制的直流电平信号 来减去原本的波形屮的直流成分，实现单极性向双极性转换，使滤波出来的正弦 波

18、能够滤去直流成分，转换成正负相间的正弦波。图8减法电路3. 1.4滤波电路方案一：无源滤波。由无源元器（电阻、电容、电感）设计而成，电路简单, 调节方便。方案二：有源滤波。由运算放大器、电阻和电容构成，无需电感器。还可提 供电压增益。方案三：带通滤波电路。采用0p07cp和r、c组成带通滤波电路，低通滤波 与带通滤波串联使用。虽然能满足耍求但是在调试过程中，输出的波形不稳沱， 失真大，难以调试。方案四：低通滤波电路。采用由0p07cp和r、c组成的三阶低通滤波器，实 现方波信号到正弦信号得转换。电路结构类似半桥。电路屮的r、c参数主要是 根据公式1进行计算，在调试过程屮，由于这是模拟电路每个原

19、件z间的 2兀rc分布参数都不同都会对最后滤出的正弦波有所影响，因此在测试时要不时的换电 阻电容直到最后输出为无失真的正弦波，对图屮12屮的rl、r2、r3进行微调， 可使输出波形更加光滑。其电路仿真与测试结果见后图12o综上所述，在方案确认过程中，带通电路所存在的不定因素比低通滤波更多, 调试显得不易，为了能因此选择方案四。图7滤波硬件实现电路3. 1.5移相电路方案：采用由三个0p07cp芯片构成的电路。通过滑变电阻r8,可调节输出 与输入波形之间的和位；后级运放u3构成一个同相放人器，改变电阻比例来调 节输出波形的幅值。o匚一图13移相硬件实现电路移相网络的传递函数：/ = u 0, =

20、 90 -circtgr、cj1 4- k5c2 *(7-1)15 =ui 氛=-arctg (cdrs1 + r3scj(7-2)设图13中滑动变阻器傀、傀、k的比例系数为q(0<<1),根据叠加定 理，得出网络的传递函数为h (同=(1-忌02空0 +陋2沟(7-3)w 丿 一 1 一 rqcqrq涙+(心。2 + r3c)本电路按(-60。60。)的移动范围设计的，即由式(7-1) (7-2)0 = 90 -arctg(a)r：c2) = 60° , g =-如选(0笃卬=_60°corqc? = a/3(7-4)(7-5)(1 一 2&) + j

21、 j=此时的传递函数为：h ( jco) = =/(«)j(- + v3)相移随。的变化关系为(7-6)0(a) = - ar ctg从上述公式屮看出，可以通过调节电路屮电阻、电容值，来控制输入与输出 波形间的相位差，使它们z间的相位差越小越好。3. 16加法电路方案一：采用ti公司的ths3091d芯片和模拟开关mpc508a组成可控多通 道输入加法电路。模拟开关mpc508a控制8个输入的通断，可得到不同输入谐波 组成的方波信号或是三角波信号。方案二：加法电路作用是对10khz. 30khz. 50khz三个正弦波信号进行合 成方波信号，通过信号进入反向比例输入端采用高速集成运放

22、ti公司生产的 3091 。其中 av二-空竺，rp4 取 50kq。r6 10为了使输出合成波形不反向我们采用方案一，使信号从同向比例输入端输入加 法电路公式：v。二3 un +up +.，当输入谐波分量越多，输出i k人傀+金 傀+傀 丿波形就越接近方波或三角波。电路仿真与测试结果见后图13-1, 13-2, 13-3o图14加法硬件实现电路3.1.7有效值检波电路方案：采用ad637芯片，经过芯片内部电路，可以在输出端得到输入信号的 有效值，输入输出z间的关系为：y()ut =。但是由于芯片比较贵，为 了解决本系统的要求换其他芯片调怕效果没那么好，最后还是在朱雷老师的帮助 下在创新实验室

23、借了一块ad637,在最后调试时输出还是会有衰减，我们还是 通过软件引入了补偿误差，使得系统在最后显示时能满足±5%的误差。有效值检 波电路如图15所示电路很简单，只有儿个原件，也很好理解。ad6374.7k3.1.8 adc0809实现模数转换adc0809是美国国家半导体公司生产的cmos工艺8通道，8位逐次逼 近式的ad转换器。其内部有一个8通道多路开关，它可以根据地址码锁存 译码后的信号，只选通8路模拟输入信号中的一个进行a/d转换。是目前 国内应用最广泛的8位通用a/d芯片。1. 主要特性1）8路输入通道，8位a/d转换器，即分辨率为8位。2）具有转换起停控制端。3）转换时

24、间为100 u s （时钟为640khz时），130 u s （时钟为500khz时）4）单个+5v屯源供电5）模拟输入电压范i韦i 0+5v,不需零点和满刻度校准。6）工作温度范围为-40+85摄氏度7）低功耗，约15mwo2. 内部结构adc0809是cmos单片型逐次逼近式a/d转换器，内部结构如图13. 22 所示，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型a/d 转换器、逐次逼近寄存器、逻辑控制和定时电路组成。r«t relstart clkoe图15 adc0809内部结构图屮多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用一个a /d转换器进行转换

25、，这是一种经济的多路数据采集方法。地址锁存与译码电路 完成对a、b、c 3个地址位进行锁存和译码，其译码输出用于通道选择，其转 换结果通过三态输出锁存器存放、输出，因此可以直接与系统数据总线相连，图 16为通道选择表。cba被选挥的通道0 0 00 0 1巩0 1 0in.0 1 11 0 01 0 11 1 0巩1 1 1in-a图16通道选择表3. 外部特性（引脚功能）adc0809芯片为28引脚为双列直插式封装，其引脚排列见图17。对adc0809主要信号引脚的功能说明如下：tn?in。模拟量输入通道ale地址锁存允许信号。对应ale上跳沿，a、b、c地址状态送入地址锁存 器中。star

26、t转换启动信号。start ±升沿时，复位adc0809； start下降沿时启动 芯片，开始进行a/d转换；在a/d转换期间，start应保持低电平。本信号有 时简写为st.a、b、c地址线。通道端口选择线，a为低地址，c为高地址，引脚图中为 adda, addb和addc。其地址状态与通道对应关系见表9-1。clk时钟信号。adc0809的内部没有时钟电路，所需时钟信号由外界提供，因此有时钟信号引脚。通常使用频率为500khz的时钊信号eoc转换结束信号。eoc=o,正在进行转换；eoc=1,转换结束。使用屮该状态 信号即可作为查询的状态标志，乂可作为中断请求信号使用。d?d()

27、数据输出线。为三态缓冲输出形式,可以和单片机的数据线直接相连。 do为最低位，d7为最咼0e输出允许信号。用于控制三态输岀锁存器向单片机输岀转换得到的数据。0e二0,输出数据线呈高阻；0e二1,输出转换得到的数据。vcc+5v电源。vref参考屯源参考电压用來与输入的模拟信号进行比较，作为逐次逼近的基 准。其典型值为+5v(vref(.)=+5v, vref(.)=-5v).gnd：地。工叫 工叫 工 工叫 starthoc % oe clock v j总 gmddx3l今xtxc工叫 工唇 in auda at>de ad dc ale 6% jd2图17 adc0809管脚图adc0

28、809工作过程下面我们主要介绍实现前两个步骤的方法。步骤一：控制adc进行正确采样，读取正确的采样值。前面我们已经提到了芯片的datasheet对于硬件设计以及软件编程的重要 性。同样，要使得adc0809正常工作，我们依然首先需要仔细的阅读其使用手册。仔细阅读手册后，我们发现了在手册的第7页给出了一个时序图(timingdiagrams),如图18所示timing diagramscswk"actual internal status of the convertertkitr'"not busy” 2“busydata is valid in f output

29、latches(last data read)y 1 to 8 x (“clk -e internal tc (last data not read)-a、i twtr*七 asserted<vii* 1/2 *clkfigure 10a. start conversiontntrresettntrrd7z/nltdthreestate (hlzf "'data outputsseedata< validdata>figure 10b. output enable and reset thtr图18： adc0809手册给出的adc转换时序图图18给出的其实

30、就是使adc0809正确工作的软件编程模型。由图可见，实 现一次adc转换主要包含下而三个步骤：1 启动转换：由图18中的上部“ figure 10a”可知，在/cs信号为低电平 的情况下，将/wr引脚先由高电平变成低电平，经过至少切呻延时后，再将/wr 引脚拉成高电平，即启动了一次ad转换。注：手册中给出了更正常启动ad转换/wr的低电平保持时间切和的最小值为100ns,(见手册第 4 页的 electrical specification,如图 19 红所示)即/wr拉低后延时大于100ns即可以，具体做法可通过插入n0p指令或者调用delay ()延时函数实现，不用太精确，只要估计插入的

31、延时大于100ns即可。2.延时等待转换结束：依然由图17中的上部“figure 10a”可知，由拉低 /wr信号启动ad采样后，经过1到8个tclk+internaltc延时后，ad转换结束， 因此，启动转换后必须加入一个延时以等待ad采样结束。注：手册屮给出了内部转换时间"internal tc"的时间范围为6273个始 终周期(见手册第4页的electrical specification,如图19兰圈所示)，因此 延时等待时间应该至少为8+73二81个时钟周期。本试验时钟频率约为 fclk二1/1. 1r%g尸606khz,其中r%约为150k, 5约为150pf,

32、因此时钟周期约为 tclk=l/fclk=l. 65uso所以该步骤至少应延时81*tclk二133. 65us.具体做法可 通过插入n0p指令或者调用delay ()延时函数实现，不用太精确，只要估计插入 的延时大于133. 65us即可。3读取转换结果：曲图18的下部“figure 10b”可知，采样转换完毕后， 再/cs信号为低的前提下，将/rd脚由高电平拉成低电平后，经过七峨的延时即 可从db脚读出有效的釆样结果。注:手册中给出t tacc的典型值和最大值分别为135ns和200ns (见手册第 4页的electrical specification,如图19绿圈所示)，因此将/rd引

33、脚拉低后, 等待人于200ns后即可从db读出有效的转换结果。具体做法可通过插入n0p指 令或考调用delay ()延时函数实现，不用太精确，只要估计插入的延时大于200ns 即可。electrical specifications (notes 1, 7) (continued)parameter|test conditionsmintypimaxunitsconverter specifications v* 5v.s5°c to 125°c and fclk 640khz, unless otherwise specftedtotal unocutted error

34、adc0802vref/2 2 500v±1lsbadc0803vpgp/2 adjured for correct fui scale reading±1ls8vref/2 input resistanceinput resistance at pn 91.01.3-kqanalog input voltage range(note 2)gnd4j.05(v” 0.05dc common-mode rejectionover analog input votage range±1/8lsbpower supply sensrtivrtyv* « 5v

35、±10% over adored input voltage rangelsbac timing specifications v* 5v. and " 25°c, un：ess otherwise specifiedctock frequency, (xkv* 6v (note 3)1006401280khzv*-5v100640800khzclock periods per conversion6273cocks/convcorr/ersjon rate in free-runnig mode. crttjtfrned to wr with cs = 0 fc

36、lk = 640khz-8888conv/st width of vvr input (start pulsecs = 0v (note 5)100-nsaccess time (delay from falling edge of to cxxp<4 data valid)cu loopf (use bus dnver ic for larger c.)135200nsthree-state control (de<ay from r«ing edge of rd to hl-z state). *1h* <0hcl- 10pf. rl- 10k(see thre

37、e-state tett circutts)125250nsde ay from fang edge of wr to reset of 1rtr. g. (ri300450ns图19： adc0809手册给出的电器特性表步骤二：对采样值进行运算变换，换算出实际的输入电压值。对于任何一个a/d采样器而言，其转换公式如下:皿（型沁）wdmax其中：vout :输入adc的模拟电压值。dsample : adc转换后的二进制值。木试验的adc0804为八位。dmax： adc能够表示的刻度总数。adc0809为八位adc,因此d max = 28 = 256vref： adc参考电压值，本试验ad

38、c0809的幼被设置为5v因此，对于本试验，转换公式为：adc0809 是属于连续渐进式（successive approximation method）的 a/d 转换器，这类型的a/d转换器除了转换速度快（几十至几百us）、分辨率高外, 还有价钱便宜的优点，普遍被应用于微电脑的接口设计上。以输出8位的adc0809动作来说明“连续渐进式a/d转换器”的转换原理， 动作步骤如下表示（原则上先从左侧最高位寻找起）。第一次寻找结果:10000000（若假设值w输入值，则寻找位=假设位=1）第二次寻找结果:11000000（若假设值w输入值，则寻找位=假设位=1）第三次寻找结果:11000000（

39、若假设值输入值，则寻找位=该假设位=0）第四次寻找结果:11010000（若假设值w输入值，则寻找位=假设位=1）第五次寻找结果:11010000（若假设值输入值，则寻找位=该假设位=0）第六次寻找结果:11010100（若假设值w输入值，则寻找位=假设位=1）第七次寻找结果:11010110（若假设值w输入值，则寻找位=假设位=1）第八次寻找结果:11010110（若假设值输入值，则寻找位=该假设位=0）这样使用二分法的寻找方式，8位的a/d转换器只要8次寻找，12位的a/d 转换器只要12次寻找，就能完成转换的动作，其中的输入值代表图1的模拟输 入电压vin。4: a/d转换器的主要技术指

40、标(1) 、分辨率adc的分辨率是指使输出数字量变化一个相邻数码所需输入模拟电压的变化 量。常用二进制的位数表示。例如12位adc的分辨率就是12位，或考说分辨率 为满刻度fs的1/2.2o 一个10v满刻度的12位adc能分辨输入电压变化最小值是 10vx1/2=2. 4mv。(2) 量化误差adc把模拟量变为数字量，用数字量近似表示模拟量，这个过程称为量化。 量化误差是adc的有限位数对模拟量进行量化而引起的误差。实际上，要准确表 示模拟量，adc的位数需很大甚至无穷大。一个分辨率有限的adc的阶梯状转换 特性曲线与具有无限分辨率的adc转换特性曲线(直线)之间的最人偏差即是量 化误差。(

41、3) 偏移误差偏移误差是指输入信号为零时，输出信号不为零的值，所以有时又称为零值误差。假定adc没有非线性误差，则其转换特性曲线各阶梯中点的连线必定是直 线，这条直线与横轴相交点所对应的输入电压值就是偏移误差。(4) 满刻度误差满刻度误差乂称为增益误差。adc的满刻度误差是指满刻度输出数码所对应 的实际输入电压与理想输入电压z差。(5) 线性度线性度有时又称为非线性度，它是指转换器实际的转换特性与理想直线的最 大偏差。(6) 绝对精度在一个转换器屮，任何数码所对应的实际模拟量输入与理论模拟输入z差的 最大值，称为绝对精度。对于adc而言，可以在每一个阶梯的水平小点进行测量, 它包括了所有的误差

42、。(7) 转换速率adc的转换速率是能够重复进行数据转换的速度，即侮秒转换的次数。而完 成一次a/d转换所需的时间(包扌舌稳定时间)，则是转换速率的倒数。5：在本系统中的应用以上对adc0809的介绍大家肯定已经有所了解，现在介绍一下它在木系统 中的应用。由于采样到的是电压信号，而单片机通信不能识别这些模拟信号必须是数 字信号才能识别，所以才要用adc0809转换成数字信号传送给单片机进行处理。 我们在使用时只对有效值检波器的输出信号进行模数转换因此我们只用到1路 模拟采集在本系统硬件电路中我们采用的是in3通道选通，在选择通道时abc直 接赋值110而没有让单片机对它进行控制。采样到的信号送

43、至单片机的p1。单 片机内部接受到数字信号后是直接转换成十进制代码的也就是:0255(0000000011 111 111),最后只要把采样到的数字信号通过编程由单片 机自己处理在数码管上显示。3.1.9单片机的选择& 543210 bbdnndn q lllallse .aaaaaaap aaaaaaaa 7/ff / o12345gtv/wtg54321o c/es c00000000ale22222222 vpfffffffhafffffffffnnnnnnnnnnnnnnnnnnnnos8tg54321os8tg5432143333333333222222222o12345gt

44、8so12345bte311111111112匸o12345&tto123 斗5吕丁21rls匸匸1t 11111111r33333333aa& pppppppp fppfppfptt-i-i图20： at89c52管脚图at89c52是51系列单片机的一个型号，它是atmel公司生产的。at89c52是一个低电压，高性能cmos 8位单片机，片内含8k bytes 的可反复擦写的flash只读程序存储器和256 bytes的随机存取数据存储器 (ram),器件采用atmel公司的高密度、非易失性存储技术生产，兼容 标准mcs-51指令系统，片内置通用8位中央处理器和flash

45、存储单元， 功能强大的at89c52单片机可为您提供许多较复杂系统控制应用场合。at89c52有40个引脚，32个外部双向输入/输出(i/o)端口，同 时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口， 2个读写口线，at89c52可以按照常规方法进行编程，但不可以在线编程(s 系列的才支持在线编程)。其将通用的微处理器和flash存储器结合在一起, 特别是可反复擦写的flash存储器可有效地降低开发成本。兼容mcs51指令系统8k可反复擦写(>1000次)flash rom 32 个双向 i/o 口 256x8bit 内部 ram3个16位可编程定时/计数器屮断时钟

46、频率0-24mhz2个串行中断可编程uart串行通道2个外部中断源共6个中断源2个读写屮断口线3级加密位低功耗空闲和掉电模式软件设置睡眠和唤醒功能18引脚，属于p1 口，与c51不同的是，其p10与p1.1可以作为定时/计 数器的外部输入，作为定时计数器用，p1 口是内置上拉电阻的io 口，可以输入 输岀电流，单引脚20ma,如果是给外部芯片赋值，可直接接入，如果耍驱动外 部电路，比如，发光二极管，需要再接上限流电阻电阻。因为单片机的输出电流 毕竟都非常小，如果要有更人的电流，如驱动蜂鸣器，继电器，则接三极管作为 反和且放大大电流的作用。与之和对应的，po 口并不具有内置上拉电阻，所以 必须加

47、上10k的排阻，否则置一的时候输出为高阻态，加上10k或者4.7k都可 以，置一的时候便可以为一了，这就是io 口的普通应用。a89c52p为40脚双列直插封装的8位通用微处理器，采用工业标准 的c51内核，在内部功能及管脚排布上与通用的8xc52相同，其主要用于 会聚调整时的功能控制。功能包括对会聚主ic内部寄存器、数据ram及 外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥 控信号ir的接收解码及与主板cpu通信等。主要管脚有：xtal1 （19脚） 和xtal2 （18脚）为振荡器输入输出端口，外接12mhz晶振。rst/vpd （9脚）为复位输入端口，外接屯阻电容组成

48、的复位电路。vcc （40脚） 和vss （20脚）为供电端口，分别接+5v电源的正负端。p0p3为可编 程通用i/o脚，其功能用途由软件定义，在木设计中，p0端口 （32-39脚） 被定义为n1功能控制端口，分别与n1的相应功能管脚相连接，13脚定 义为ir输入端，10脚和11脚定义为i2c总线控制端口，分别连接n1的 sdas （18脚）和scls （19脚）端口，12脚、27脚及28脚定义为握 手信号功能端口，连接主板cpu的相应功能端，用于当前制式的检测及会 聚调整状态进入的控制功能。p0 口p0 口是一组8位漏极开路型双向i/o 口，也即地址/数据总线复用 口。作为输出口用时，每位能

49、吸收电流的方式驱动8个ttl逻辑门电路，对端口 p0写“1”时，可作为高阻抗输 入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。在flash编程时，p0 口接收指令字节，而在程序校验时，输出指令 字节，校验时，要求外接上拉电阻。p1 口p1是一个带内部上拉电阻的8位双向i/o 口， p1的输出缓冲级可 驱动（吸收或输出电流）4个ttl逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平， 此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（iil）o与at89c51不同之

50、处是，p1.0和p1.1还可分别作为定时/计数 器2的外部计数输入（p1.0/t2）和输入（p1.1/t2ex）,参见表1oflash编程和程序校验期间，p1接收低8位地址。表.p1.0和p1.1的第二功能p2 口p2是一个带有内部上拉电阻的8位双|nj i/o 口，p2的输出缓冲级可 驱动（吸收或输出电流）4个ttl逻辑门电路。对端口 p2写“1”，通过内部的上拉电阻把端口拉到高电平， 此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被 外部信号拉低时会输出一个电流（iil）o在访问外部程序存储器或16位地址的外部数据存储器（例如执行 movxdptr指令）时，p2 口送出高8

51、位地址数据。在访问8位地址 的外部数据存储器（如执行movxri指令）时，p2 口输出p2锁存器 的内容。flash编程或校验时，p2亦接收高位地址和一些控制信号。p3 口p3 口是一组带有内部上拉电阻的8位双向i/o 口。p3 口输出缓冲级 可驱动(吸收或输出电流)4个ttl逻辑门电路。对p3 口写入“1”时，它们被内部上拉电阻拉高并可作 为输入端口。此时，被外部拉低的p3 口将用上拉电阻输出电流(iil)。p3 口除了作为一般的i/o 口线外，更重要的用途是它的第二功能 p3 口还接收一些用于flash闪速存储器编程和程序校验的控制 信号。(-)软件设计图21系统软件流程木系统的软件部分的

52、主要功能是：配合有效值检波器、adc0809模数转换屯 路和at89c51來完成对前面滤波器出來的模拟信号的大小的显示，由于有效值检 波器出来的信号只是有效值，最后到单片机的数字信号也是采集到的有效值，所 以述耍显示被测波形的峰峰值还需耍通过单片机内部进行换算后再传递到数码 管进行显示。木系统的软件不是特别复杂，详细程序见附录，整个软件要完成的只是一个 显示滤波出来波形大小的功能，!1!理论与测试4. 1测试方法先进行各个模块测试，在每个模块都能完成各口的指标时然后再把整个系统 连接起来，接通电源，调节电路，直到达到指标耍求，这样提高了测试效率。4. 2测试结果（1）方波振荡电路，采用6mik

53、晶振等组成，为后级电路提供方波信号。其 仿真与测试结果如下：图22方波仿真（左）测试（右）从图22可知，振荡电路的测试结果与仿真结果比较符合。（2）10 khz、30 khz、50 khz 谐波幅值测试为了更加熟悉电路特性，对电路输出波形的幅值进行简单测试，测试结果见下表:表110 khz、30 khz、50 khz幅值测试与误差o （ khz）理论值(v)测试值(v)显示值(v)误差(%)1066. 046. 031. 63022. 042. 020. 98501.21.421. 380.98从表1屮的数据可以看岀，测得的各正弦信号的幅值，其显示值与测试值的 误差不人于±5%。由于

54、在最后的调试时滤波出来的50k的信号波形不是很好， 存在毛刺和失真所以最后没有加入显示的行列，也没有对5次谐波进行合成。(3) 滤波电路输出波形测试，以10 khz为例，波形如下：为了更加了解滤波电路的性能，和测试电路参数的合理性，以10 khz图2310 khz滤波一仿真(左)测试(右)从图23屮可以看出，10 khz方波信号经过滤波电路，转换后的正弦信 号与仿真结果比较符合，说明滤波电路的参数设置比较合理。(4) 加法屯路输岀波形测试：为了更加了解电路，并测试电路参数的合理性，做了 10 khz、30 khz的合 成波；10 khz、30 khz、50 khz 的合成波；10 khz、30

55、 khz、50 khz 合成三角 波的理论与测试的比较：10 khz、30 khz合成方波图13-110 khz、30 khz合成波一仿真（左）测试（右）从图13-1可以看出10 khz、30 khz两个正弦信号合成的方波与仿真结果相 似；但是遗憾的是由于最后做到5次谐波时波形岀现了毛刺和失真，我努力克服 但是越做到最后曲于是模拟电路就出现了振荡。从图13-1、13-2. 13-3三幅图中，可以看出10 khz、30 khz两个正弦信号 合成的方波与仿真结果相似；10 khz、30 khz、50 khz三个正弦信号合成的方 波与仿真结果相似；10 kllz、30 khz、50 khz三个正弦信号合成的三角波与仿 真结果相似。结束语经过2个多月的奋斗，组成的系统能够得到满足要求的10 khz、30 khz的 正弦信号，并具有确定的相位，满足6v和2v的幅值要求；实现把10 khz和30 khz合成为一近似方波，并满足幅值为5v；并且把50khz的方波分频出来再通过 滤波器变换成了正弦波，实现对各个正弦信号的幅度进行测量，并把误差控制在 ±5%.本设计以多功能、低功耗、操作方便、结构简单、易于调试为主要设计原则。 在系统设计过程屮，力求駛件屯路简单，充分发挥软件编程方便灵活的特点，并 最大限度挖掘单