计数器及其应用研究

1、数电实验报告姓名：孙永光学号：00101127学院：通信工程学院计数器及其应用研究（二）一. 实验目的：1. 熟悉计数器的工作原理，掌握中规模计数器（msi）逻辑功能及其 应用。2. 掌握计数器的级联方法，并会用中规模计数器（msi）实现任意进 制计数器。二. 实验仪器：1.万用表一块2.直流稳压电源一台3.函数信号发生器一台4.双踪示波器一台5.逻辑分析仪一台6.数字电路实验板一块三. 实验说明：计数器是一种使用相当广泛的功能器件，现在无论是ttl还是cmos集成电路，都有品种齐全的msi计数器。在这一节实验中，我 们所用计数器均为ttl器件，因此，以下介绍实验中所用的几种计数 器。74ls

2、161. 74ls163可编程4位二进制同步计数器同步计数器是指计数器内所有触发器都在同一时钟脉冲作用下、在同 一时刻翻转。其优点是计数速度快。74ls161和74ls163除了具有普 通4位二进制同步计数器的功能外，还具有可编程计数器的编程功能。可编程计数器的编程方法有两种，一种是由计数器的不同输出组合来 控制计数器的模；另一种是通过改变计数器的预置输入数据来改变计数器的模。这两种编程方法也同样适用于其它可编程计数器。74ls161具有异步清零、同步置数的功能。其中，cr是异步清零输入端，低电平有效;ld是同步并行置数控制端，低电平有效；p和t 具有保持和禁止计数的功能，只要p和t两端中有一

3、端为零，计数器 即为保持状态，要正常计数，它们必须都为高电平。是进位输出端，其平时为低电平，当74ls161计数计到最大值时，翻转为高 电平，宽度为一个时钟周期。d、a是并行数据输入端，是数据输岀端。vcc oc a &&& t ld四. 实验内容：1用vhdl语言描述模50计数器。要求完成电路设计，进行电路 仿真，并下载后作功能测试。将计数器时钟置为1hz方波信号，输出 接译码、显示电路，在数码管上观察输出状态变化。2设计一个计数型序列码产生电路，产生的序列码（输出z）为 llolooololo要求用fpga实现，并在实验箱上测试其功能，时钟设 置为1khz,在示波器

4、上双踪观察并记录cp, z的波形。五. 程序实现及仿真：1.用vhdl语言描述模50计数器: vhdl描述：library ieee;use ieee.std_logic_1164.all;use ieee.std logic unsigned.all;entity counter50 isportiin put portsclk:in std_logic;en:in std_logic;cr:in std_logic;qi:out std_logic_vector(3 downto 0);q2:out std_l0gic_vect0r(3 downto 0);oc:out std logic

5、);end counter50;architecture arc_counter50 of counter50 issignal count1:std_logic_vector(3 downto 0);signal count2:std_logic_vector(3 downto 0);signal c0unt:std_l0gic_vect0r(7 downto 0); beginprocessor,clk,en)beginifcr='o, thencount1<=(others=>'0');count2<=(others=>'0'

6、;);elsif clk'event and clk='l' thenif en='1,thenifcount2<4 thenifcount1<9 thencount1<=count1+1;elsif count1=9 thencount1<="0000"count2<=count2+1;end if;elsif count2=4 thenifcount1<9 thencount1<=count1+1;elsif count1=9 thencountl<=noooo"count2<="0000"end if;end if;end if;end if;end process;process (count1,count2)begincount<=count1 &c0unt2;if count=49 thenoc<='1'elseoc<='0,;end if;end process;q1<=count1;q2