嵌入式系统设计原理及应用复习题答案自制版电子科大

1、考试题型: 填空题、选择题、简答题、计算题、设计题考试方式：开卷第0章绪论1、什么是数字系统设计技术？在解决了对不同目标信息的数字化编码、数字化传输、数字化解码的基本理论、算法定义和协议规范之后，对其如何进行系统的构成，如何以最优化的性能（如速度）、最低廉的成本（如芯片而积、集成密度等）来实现该系统的技术。2、什么是集成电路IC?集成电路（IC）是指通过一系列特定的加工工艺，将多个晶体管、电阻、电容等器件，按照一 定的电路连接集成在一块半导体单品片（如Si或GaAs）或陶瓷等基片上，作为一个不可分割的整体完成某一特定功能的电路组件3、什么是集成电路IP?集成电路IP是经过预先设计、预先验证，符

2、合产业界普片认同的设计规范和设计标准，具 有相对独立功能的电路模块或予系统。其具有知识含量高、占用芯片而积小、运行速度快、功耗低、工艺容差性大等特点，可以复用（Reuse）于SOC、SOPC或复杂 ASIC设计中。4、什么是sOc?SOC,即嵌入式系统发展的最高形式一一片上系统。从狭义角度讲，它是信息系统核心的芯片集成，是将系统关键部件集成在一块芯片上；从广 义角度讲，SOC是一个微小型系统，5、光刻的基本原理。光刻是以某种波长的光为曝光光源，透过掩模版（由不透光的图形组成），照射在涂有光刻胶（光致抗蚀剂）的被加工材料表面上，利用光刻胶的感光性和抗蚀性，经过 化学显影，制作出与掩模版图形一致的

3、光刻胶图形。光刻是复制微细图形的最有效手段之一，是芯片制作的核心技术。 掩模版是一种玻璃板，加了一个反射金属层。光刻胶是一种光敏组织聚合物，性质与胶卷类似，光能改变它的化学性质。第1章嵌入式系统基础知识4、嵌入式系统的定义和特点是什么？分别从技术角度和系统角度给出嵌入式系统的定义技术角度：以应用为中心、以计算机技术为基础， 软硬件可裁剪，应用系统对功能、可靠性、 成本、体积、功耗和应用环境有特殊要求的专用计算机系统。是将应用程序、操作系统和计算机硬件集成在一起的系统系统角度：嵌入式系统是设计完成复杂功能的硬件和软件，并使其紧密耦合在一起的计算机系统嵌入式系统的特点是什么？从三要素说：嵌入式：嵌

4、入到对象体系中，有对象环境要求专用性：软、硬件按对象要求裁减 计算机系统：实现对象的智能化功能功耗限制、低成本、多速率、环境相关性、系统内核小、专用性强、不可垄断性、产品相对稳定性具有实时性课件上的表达：(1) 专用性：与具体应用紧密结合，按照特定的应用需求进行设计，完成预定的任务。(2) 隐敝性：通常是宿主设备的一个部分，隐藏在其内部，不为人知。(3) 资源受限：要求小型化、轻量化、低功耗及低成本，对系统的配置及软件开发有着苛刻的要求。(4) 高可靠性：大多面向控制应用，系统的可靠性十分重要。(5) 实时性：在一个可预测和有保证的时间段内对外部事件作出正确的反应。(6) 软件固化：软件固化在

5、只读存储器中，用户通常不能随意。5、什么是软件？ 一般包括几个部分？软件产品的特性是什么？软件(software)是计算机系统中与硬件 (hardware)相互依存的另一部分，它包 括程序(program) 相关数据(data)及其说明文档(document)。 其中：-程序是按照事先设计的功能和性能要求执行的指令序列；-数据是程序能正常操纵信息的数据结构；-文档是与程序开发维护和使用有关的各种图文资料。软件是一种逻辑实体，具有抽象性。软件没有明显的制造过程。软件在使用过程中，没有磨损、老化的问题。软件对硬件和环境有着不同程度的依赖性。这导致了软件移植的问题。软件的开发至今尚未完全摆脱手工作坊

6、式的开发方式，生产效率低。软件是复杂的，而且以后会更加复杂。软件的成本相当昂贵。软件工作牵涉到很多社会因素。6、嵌入式系统的一般分为哪几层？每层的具体作用是什么？应用层一一操作系统层一一驱动层一一硬件? 驱动层驱动层是直接与硬件打交道的一层，它对操作系统和应用提供所需的驱动的支 持。该层主要包括三种种类型的程序。? 操作系统层操作系统是计算机中最基本的程序。操作系统负责计算机系统中全部软硬资源的 分配与回收、控制与协调等并发的活动；操作系统提供用户接口，使用户获得良好的工作环境；操作系统为用户扩展新的系统功能提供软件平台。? 应用层应用层软件主要由多个相对独立的应用任务组成每个应用任务完成特定

7、的工作，如 I/O任务、计算的任务、通信任务等，由操作 系统调度各个任务的运行。7、嵌入式处理器一般分为哪几类？ 嵌入式处理器分类口微控制器(MCU) 口微处理器(MPU) 口数字信号处理器(DSP) 口片上系统(SOC)8、常用电平标准有哪些？理解电平匹配的含义。 常用的电平标准TTL : Transistor-Transistor Logic 三极管结构。 Vcc： 5V: VOH>=2.4V ; VOL<=0.5VVIH>=2V ; VIL<=0.8VLVTTL(Low Voltage TTL)LVTTL又分3.3V、2.5V以及更低电压的 Vcc： 3.3V:

8、VOH>=2.4V ; VOL<=0.4V ; VIH>=2V ; VIL<=0.8V Vcc： 2.5V: VOH>=2.0V ; VOL<=0.2V ; VIH>=1.7V ; VIL<=0.7VCMOS : Complementary Metal Oxide Semiconductor Vcc： 5V: VOH>=4.45V ; VOL<=0.5V ; VIH>=3.5V ; VIL<=1.5V LVCMOS (Low Voltage CMOS)LVCMOS又分3.3V、2.5V以及更低电压的 Vcc： 3.3V:

9、VOH>=3.2V ; VOL<=0.1V ; VIH>=2.0V ; VIL<=0.7V Vcc： 2.5V: VOH>=2.0V ; VOL<=0.1V ; VIH>=1.7V ; VIL<=0.7VECL : Emitter Coupled Logic发射极耦合逻辑电路 Vcc=0V, Vee： -5.2V :VOH=-0.88V ; VOL=-1.72V ; VIH=-1.24V ; VIL=-1.36V PECL ( Positive ECL )Vcc=5V:VOH=4.12V ; VOL=3.28V ; VIH=3.78V ; VIL

10、=3.64VLVPECL (low voltage PECL ) Vcc=3.3V ; VOH=2.42V ; VOL=1.58V ; VIH=2.06V ; VIL=1.94V ECL : Emitter Coupled Logic发射极耦合逻辑电路Vcc=0V, Vee： -5.2V : VOH=-0.88V ; VOL=-1.72V ; VIH=-1.24V ; VIL=-1.36V PECL ( Positive ECL )Vcc=5V:VOH=4.12V ; VOL=3.28V ; VIH=3.78V ; VIL=3.64VLVPECL (low voltage PECL ) Vcc

11、=3.3V ; VOH=2.42V ; VOL=1.58V ; VIH=2.06V ; VIL=1.94V LVDS : Low Voltage Differential Signaling 低压差分信号传输LVDS使用注意：可以达到 600M以上，PCB要求较高，差分线要求严格等长。 差分幅度输出为 350mV400mV,输入阈值为 100mV三星S3C2440A支持电平标准: CMOS、TTL、LVCMOS9、什么是集成电路的封装？封装考虑的主要因素有哪些？常用的封装有哪些？ 封装指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。 需考虑的因素：安装半导体集成电路芯片用的外

12、壳安放、固定、密封、保持芯片和增强电热性能 内部芯片与外部电路的连接常用封装：DIP( Dual In-line Package)双列直插封装PLCC(Plastic Leaded Chip Carriu)带引线的塑料芯片载体PQFP( Plastic Quad Flat Package)塑料方形扁平封装SOP( Small Outline Package)小外型封装PGA(Pi in Grid Array Package),插针网格阵列封装BGA(Ball Grid Array Package),球珊阵列封装CSP(Chip Size Package),芯片级封装10、目前常用的嵌入式操作系

13、统有哪些？? 按收费模式划分-商用型 Vxworks, Nucleux , PlamOS, Symbian, WinCE, QNX, pSOS,VRTX,Lynx OS, Hopen, Delta OS- 免费型 Linux, CLinux, C/OS- n ,eCos,uITRON? 按实时性划分- 硬实时Vxworks-软实时 WinCE,RTLinux-无实时 Embedded Linux11、名词解释：抖动、容忍度、预加重和均衡抖动(Jitter):衡量系统发送一致性和稳定性的指标。数据发送端的抖动越小越好，抖动越小，说明发端的稳定性和一致性越好，越利于收端无误的接受信息。容忍度(To

14、lerance):指收端对发端的抖动不敏感或任耐程度，表示收端恢复数据的能力。接收端的容忍度越大越好，容忍度大，说明即使到达收端的数据有一定的抖动，收端也能正确地恢复数据信息。预加重(Pre-emphasis)：高速信号在距离传输过程中，其高频分量的衰减远大于低频分量，所以需要对高频分量预先补偿，其目的是使信号在收端频谱能量均衡，信号失真小。均衡(Equalization):也是改善频谱，校正信号失真的有效手段，其在收端通过数字处理校 正传输过程中的失真。12、嵌入式系统设计的主要步骤？需求分析规格说明体系结构设计构件设计»系统调试与集成交叉开发环境：宿主机(Host)，是用于开发嵌

15、入式系统的计算机。一般为PC机(或者工作站)，具备丰富的软硬件资源，为嵌入式软件的开发提供全过程支持。目标机(Target),即所开发的嵌入式系统，是嵌入式软件的运行环境，其硬件软件是为 特定应用定制的。在开发过程中，目标机端需接收和执行宿主机发出的各种命令如设置断点、读内存、写内存等，将结果返回给宿主机，配合宿主机各方而的 工作。13、理解嵌入式系统的交叉开发环境。? 交叉开发环境是指用于嵌入式软件开发的所有工具软件的集合，一般包括：-文本编辑器-交叉编译器-交叉调试器-仿真器-下载器等? 交叉开发环境由宿主机和目标机组成，宿主机与目标机之间在物理连接的基础上建 立起逻辑连接 。14、理解嵌

16、入式软件的调试环境和固化环境的区别。阶段调试环境固化环境捷接应用系统目标代码不需要Bgt 模饮，此模块己W目标板上的 髓控器程序实0L应用系统目标代日必须以阮玳 模块作为入口模块*定位程序的所有代码匿、数据段都 成次被定位到调试空间的RAM 中。程序的客逻辑窗扳照其不同的 属性分别定位到非易失性存赭 空间（ROM）或RAM中*下载宿主机上的调乱署泳入被调吊文 件.并将其下载到目标机_L的调试 空间中.目标机掉电后所有佶息全 部失-飞宿主机上利同固化T具将可固化 的应用程序与入目标机的非易失性 存健器中，目标机掉电后信息不芸 如运行袱调忒程序在目标监搓器的控制下 远行，并与后宥共享某旺资源.如

17、CTU资源、RAI赍源以及通惜设备（如串口、网口等）资源，程序在其实的目标硬件环境上运行编译目标文件需要调试信息目标文件不需要调试信息第2章嵌入式处理器体系结构15、CISC、RISC的特点是什么？asc:复杂指令集（Complex Instruction Set Computer）,具有大量的指令和寻址方式，指令长度 可变。8/2原则：80%的程序只使用20%的指令，大多数程序只使用少量的指令就能够运行RISC;精简指令集（Reduced Instruction Set Camputer）,只包含最有用的指令，指令长度固定， 确保数据通道快速执行每一条指令，使CPU硬件结构设计变得更为简单1

18、6、哈佛结构、冯诺依曼结构的区别？哈佛结构：程序存储器与数据储存器分开；提供了较大的带宽；适合数字信号处理；大多数DSP都是哈佛结构冯诺依曼结构：单一处理部件完成计算、存储及通信功能；线性组织的定长存储单元（地址）； 存储空间的单元（地址）是直接寻址的；使用低级机器语言，其指令完成基本操作码的简单操作；对计算进行集中的顺序控制（程序存储）；首次提出“地址”和“程序存储”的概念17、ARM处理器的特点？1.低功耗、低成本、高性能2 .采用RISC体系结构3.大量使用寄存器4.高效的指令系统18、ARM v7体系结构定义了哪 3种不同的处理器配置，其各自的应用特点是什么？Profile A是而向复

19、杂、基于虚拟内存的os和应用的Profile R是针对实时系统的Profile M是针对低成本应用的优化的微控制器的。19、简述下ARM处理器存储的大端模式和小端模式？大端模式：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中 小端模式：低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节20、 ARM处理器的七种工作模式是什么？ARM的两种工作状态呢？ARM状态：此时处理器执行 32位的字对齐的 ARM指令Thumb状态：此时处理器执行 16位的、半字对齐的 Thumb指令21、ARM处理器的1.寄存器寻址；5.基址寻址；8种基本寻址方式及应用实例。2 .立即寻址；3

20、.寄存器移位寻址；4.寄存器间接寻址;6. 多寄存器寻址；7.堆栈寻址：8.块拷贝寻址；22、 总线的主要参数：总线宽度、总线频率、总线带宽。它们之间的关系是什么？ 总线宽度，又称总线位宽，指的是总线能同时传送数据的位数。总线频率，总线工作速度的一个重要参数，工作频率越高，速度越快。通常用MHZ表示。总线带宽，又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输率越高。关系：总线带宽（单位：MB /s）=（总线宽度18） x总线频率23、 I/O端口的编址方式有哪些？ARM处理器使用的哪一种？存储器映射编址：I/O端口的地址与内存地址统一

21、编址，即 I/O单元与内存单元在同一地址空间I/O映射编址：I/O端口与内存单元分开编址，即 I/O单元与内存单元都有自己独立的地址 空间ARM选用的是：存储器映射编址24、ARM9TDMI中的T、D、M、I的含义是什么？T: 16位宽度的压缩指令集（Thumb）D:支持在片调试（Debug）,允许处理器响应调试请求暂停M;具有增强型乘法器，可生成 64位的结果I:嵌入式ICE部件，可提供片上断点和调试点的支持第3章嵌入式硬件系统设计25、最小硬件系统主要包括哪些部分？最小硬件系统通常是指以嵌入式处理器为核心，包含电源、时钟和复位等保障处理器正常工作的基本硬件电路。26、 锁相环的主要用途是什

22、么？画出其简要原理框图，并阐述其基本原理。 结合课件例子能 够简单编程实现利用 PLL倍频，得到系统运行时钟。（掌握通过寄存器编程，实现硬件 功能的方法）锁相环技术目前的应用集中在以下三个方面:第一信号的调制和解调；第二信号的调频和解调；第三信号频率合成电路。k* A £ Q )=N1U导 t振荡静玄4基毛锁才目环框图鉴相器是相位比较装置,用来比较输入信号 ui(t)与压控振荡器输出信号uo(t)的相位，它的输出电压ud(t)是对应于这两个信号相位差的函数。环路滤波器的作用是滤除ud(t)中的高频分量及噪声，以保证环路所要求的性能。压控振荡器受环路滤波器输出电压uc(t)的控制，使振

23、荡频率向输入信号的频率靠拢，直至两者的频率相同，使得 VCO输出信号的相位和输入信号的相位保持某种特定的关系， 达到相位锁定的目的。在嵌入式系统设计时，微处理器的系统时钟常直接采用处梨晶振，然而，外部晶振的频率一。般较低，为了用高系统运行速度，常利用内部PLL电路来调整系统时钟.如下正有一H3C1440祓置系统时钟的程序，该段程序的作用是将系统时钟FCLK设置为llQhUM注：处睽振的输入时钟频率Fin为10MHz);S3C2440系统时神设置程序*jMOVR0P SOxOOMEOOl. bliLO 0000 0000 0001®值给R0MOVRl, 30x000004，格MFLLC

24、ON奇存器的地址赋值始RLSTR R0, RL; *Cl)请说明为什么执行该段程序能够将系统时钟FC?LK设置为1WR田给出具体的计算圳 折过程*顼分)E谕2DSC =ExicinWfl D XTIpllXTOfili«nRjWxsampllconMPtLMPLLCON位MDIV19： 12主伽昌&制口也&r皈和PIMV1岫QjrfH/OxOS50JV|1用(JmO/OxO瞻1±配寄辱景2对该段程序代码进行适当修改，以使修改后系统时钟FC'LK=100MHz. 口费)/系统时钟计尊公式FCLK =(2xffix Fin) / (p x 2*)m =

25、(Affl/K+8)j?=( PDIl'+2), S = WF售-<L SDI'=bOL=L(1 分).E(I 前,PDIV=fc的0000=0(I .P=PDlV+=2(1 分)“MDIV=h00001MQ=U "分)-M=MDIV+8=M1分)-FCLKT2*22*10 MHzt (2*2)=110MHz (1)-(2)粪板于上述计算可知当MFLLEN奇存器为的1切患瓯恩艘00口1，即血flQ®顷时，FtlJL=IW)llHz| 分"MOVRQ. =OxOOnQCWI(侦八Rl.吹O口网1STR做Rl*下面有一段&CH40系统时钟

26、F LK. AHB总线时钟HCLK、APB总线时钟PCLK三者之间比例关系的程序，该段程序将三者之间的比例设置为FCLKHFLK：FCLK=4：二匚，,S3C2440 04钟设置程序HOVKQ 40x0003，将bOOOO GOOD 0000 OOllMHRO*LDRRlp甘Cix.纹.000014;将CLKDIVN寄存器的地址赋值始ENSTR R0, KIfCl）请说明为什么执行误段程序能够将PCLK.HmpCIK三者设置为1：N I.-请给出具体的分析过程。”分C2）对该段程序代码进行适当修改，以使修改后系统时钟FCLK.HCLK ?CLK=2il:lo （3分），时钟钢诞制（CLKDIV

27、N ）寄存器WBR/W位CLKDIVNOx4COOD014R/W湖p分频拴制程荐彝0«OUOOC004CLKDIVNto.切始脚taVNUPLLRJDCLK选探噬有脂 UCLK电顿为4jBMHz t& USB ）0 : UOLK UPLL 归忡1 : LlCLK UPUL 时中 f 2捐UPLL时畔搬谖置为48MHz时,设为0骂UPLL时g追量为SSMHz时,心为10HDIVNR-1J00 : HCLK= FCLK/101 : HCLK= FCLK/210 : HCLK= FCLK/4 QAMDIVNpai = 0 时HCLK = FCLK/& 当 GAMIQIVN倒

28、=1 时11 : HCLK » FCLK/3 当 gilQlVN间口时HCLK b FCLK/& 当 CAMOIVNfS 1 时00PDIVNP0 : PCLKSffiHCLK/1橱同的时挣1: pt：LK»fnHCLK?2 m的时件0答： FDRN=bl=l 口分八即FCLK是和HCIK-2相同的眩部HCIK:POK=2： 1 （1分）.HDIXN=b（l 分八即 HCLK=FCLK.-2 FOK：HCLK=2i 1（1 分）.所以，FCTK：HCLK：PCTK=4：2 I.（1 分）（2）美机于上述计算可卸'当CLHJI础寄存器为bUCW 0COT 00

29、00 001。，即wvrrwve iwvt1 iwvrHVwriwvi ivwi时，FCLX:HCT:PCTX=2:1:I2分）*KOV110x0002（1分）.颠F-LSOxCTOOQUSJR即,D?l27、典型计算机的存储层次是什么？存储系统面临的两个主要问题是什么？F Caclie -H KYr -+ 车甫祚色” 在3FU 内羊”知好屋盘（中舟丹徊f在cm*卜as）、 菽被祥-、尤屉 脸为 怦心帔1长*1存但O 等：相L右十皆落SRAM-杯沃:存作忏刍呈可一舟盅巧¥寻咨存忻籽器，4标为京迁潮存 子诏案：角毕决诿写速MiF出厄：一注中=口muhn-主好玄片构"花痘速度与

30、氏成*白勺手盾:主有 右给7fl 屋加布唯若踏爵孕；走大刍百与彳氐成本枝勺手滴存储系统面临的两个问题：（1）微处理器主时钟频率的提高比存储器速度的提高要快，以至于目前用作主存储器的存 储芯片速度比微处理器的速度要低许多；(2) 在嵌入式系统硬件设计时，有时所设计的存储容量并不能满足程序所需的全部存储容 量要求，即需要在一个相对较小的物理存储空间中提供相对较大的虚拟存储空间。28、Nand Flash 和 Nor Flash 的区别？ SRAM 和 SDRAM 的区别？?(1)性能比较?NOR和NAND是现在市场上两种主要的非易失闪存技术?NOR的读速度比 NAND稍快一些?NAND的写入速度比

31、 NOR快很多?NAND的擦除速度远比 NOR的快?大多数写入操作需要先进行擦除操作?NAND的擦除单元更小，相应的擦除电路更少?(2)接口差别?NOR FLASH带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节? NAND FLASH使用复用接口和控制 IO多次寻址存取数据(3)容量和成本? NAND FLASH生产过程更为简单，成本低? 常见的 NOR FLASH 为 128KB 16MB，而 NAND FLASH 通常有 8128MB?(4)可靠性和耐用性? 在NAND中每块的最大擦写次数是 100万次，而NOR的擦写次数是10万次? 位交换的问题NAND FLASH 中更

32、突出，需要 ECC纠错? NAND FLASH中坏块随机分布，需要通过软件标定一一产品量产的问题? ? SRAM读写速度比SDRAM读写速度快；? SRAM 比SDRAM 功耗大；? SDRAM的集成度可以做得更大，则其存储容量更大；? SDRAM需要周期性地刷新，而 SRAM不需要。NdJid Fli&hU入帝除一个坂的悔+1时问IT-WTmsi读性能1ZDD-1500KBS性能楼口偈抵SRAM接口/法立:地址数抑总貌客位地址嫩抻控甘常短，心挂口机音片胞模式曲机裁成市行地存取散据成本较族.单元尺寸物为的一平，生产过程简同祥太小的芯片M以舰大的容量容量盘应用场合1- 6JSTB.主登用

33、于存Hi代四主要用于布琳散我靖耳成荷(耐用性)的万*位快整rbJi位反转)少一©建牛，关0!性数抠而崔tfi度探SV审崖巫止 tEnC/ECC>e环处it理无，拘为坏块故阵书少助机舟布.无注傍正29、SDRAM 的寻址方式是什么？Nand Flash的寻址方式是什么?汕脸1内部世一个存储咋列，可以和它想象成一个去格，和役格的校或原妲一柞.孔指定行，再揖定列，就可以准琳找到所需要的彳巾以元r衣是 内存芯片寻址的鼠本原埋，这个表格称为谡担蜘k-成IWHV5S1WITF为例，遗适UAL B甜贫现时表格的此择，却厦丘甘和云丈巫行4界的 定拉.从而4到照址-而对XWM血北以朋闻进行适拌.

34、以啊也08L皿为辄 其翅定了用5个周期来实现.茹一个朋加国问的地址为细宜：第二个同规仍问的地址为 心11,它作用在1旷1间P.而此时 皿祯 必貌为低电平：第个刷期访打的地址为A L¥E】拒 弟四个周期讨河的地址为又的飞心：弟五个昭 眉访问的地址为蛇它作在100.1，而北耐1。1-1甲功魏为此电平.前两个同期怙笥的是列庖址.后三个冏期性确的姑行坷址.通过分析可知.列地址是耐于下址陌内空间，行址址用于寻址页，如果要肖犊卅何块，则需要M址址A16开始.30、什么是 CACHE ?为什么要弓I入 CACHE ? CACHE的工作原理。(提示：理解例1) Cache是一种小容量的高速缓冲存储器

35、。高速缓冲存储器 Cache是位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在 Cache中的数据是内存中的一小部分，但这一小 部分是短时间内 CPU即将访问的，当 CPU调用数据时，就可避开内存直 接从Cache中调用，从而加快读取速度。由此可见，在 CPU中加入Cache 是一种高效的解决方案，这样整个内存储器(Cache+内存)就变成了既有Cache的高速度，又有内存的大容量的存储系统了。一般Cache采用高速的SRAM制作，其价格比主存贵，但因其容量远小于主存，因此能很好地解 决速度和成本的矛盾。? 在Cache存储系统中，把Cache和主存划分为相同大小的块。主存地

36、址可以使用块号(B)和块内地址(W)两部分组成。同样Cache的地址也可以使用块号 (B)和块内地址 (W)两部分组成。? 命中：当CPU访问存储器时，通过存储器地址变换部件把地址变换成cache的块号和块内地址，如果变换成功(称为cache命中)，就用得到的cache地址访问cache, 从cache中取数；如果变换失败，则产生 cache失效信息，并用主存储器的地址访 问主存储器，同时将包含被访问字在内的一整块都从主存储器读出来，装入到cache中，但如果这时cache已满，需要采用适当的替换算法来更新cacheo设cache的存取时间为tc,命中率为h,主存的存取时间为 tm,则平均存取

37、时间：ta = tc x h +(tc + tm) x (1-h)。【例1 某微机存储器系统由一级cache和主存组成。已知主存的存取时间为80 ns, cache的存取时间为 6 ns, cache的命中率为85%，试求该存储系统的平均存取时间。ta =6 nsx 85%+(6ns+80 ns) x (1-85%)=18 nscache的命中率与cache的大小、替换算法、程序特性等因素有关。cache未命中时CPU还需要访问主存，这时反而延长了存取时间。31、什么是虚拟内存技术？为什么要引入虚拟内存技术？所谓虚拟存储机制，指的是把多个存储介质模块通过一定的手段集中管理。即 利用一个存储池(

38、Storage Pool)将所有存储介质模块统一管理，因而从系统角度看到的就 不是多个存储介质模块，而是一个被分区或者分卷的超大容量的存储系统。这种将多个存 储介质模块统一管理起来，为使用者提供大容量、高数据传输性能的存储系统的技术，就 称为虚拟存储技术。引入击果内存技木可以实现田拟地址空间到物埋#储空甸的映射；存惭露坊何枚限的控制；地置成报导佛空间的St冲特性.32、存储管理单元 MMU的作用是什么？为什么引入快表？-MMU 是 Memory Management Unit的缩写，中文名是 内存管理单元,它是CPU中用来管理虚拟存储器、物理存储器的控制线路,同时也负责将虚拟地址映射为物理地址

39、，以及提供硬件机制的内存访问授权。-快表是一个高速、具有并行查询能力的联想存储器，用于存放正运行的进程的当前页号和块号，或者段号和段起始地址。加入快表后，在地址转换时，首先在快表中查找，若找到就直接进行地址转换；未找到，则在主存页表继续 查找，并把查到的页号和块号放入快表中。快表的命中率很高，有效地提高 了地址转换的速度。页式系统，其页表存放在主存中：(提示：理解课件例 2)有一页式系统，其页表存放在主存中：(1) 如果对主存的一次存取需要2.5 s,试问实现一次页面访问的存取时间是多少？(2) 如果系统加有快表，平均命中率为80%，当页表项在快表中时， 其查找时间为0.05 H s,(1)页

40、表在主存，两次访问内存：先访问页表，找到线性地址对应的物理地址，再利用这物理地址访问实际的内存页面，故共用 2*2.5us=5us(2)如果有快表，那就可以分为命中和未命中两种情况： 命中 查询快表+访问内存 未命中查询快表+查询页表+访问内存因而此时的存取时间为：0.8* ( 0.05(1 s+2.5 s) + (1-0.8) * (0.05 s+2.5s*2) =3.05 s33、设计接口电路的必要性是什么？I/O接口设计的重点又是什么？I/O接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件(电路)。它在主机和外围设备之间的信息交换中起着桥梁和纽带作用。设计接口电路的必要性

41、：a) 解决CPU和外围设备之间的时序配合和通信联络问题。b) 解决CPU和外围设备之间的数据格式转换和匹配问题。c) 解决CPU的负载能力和外围设备端口选择问题。I/O接口设计的重点：设计I/O接口逻辑以及开发其驱动程序。34、一个典型的I/O接口逻辑内部通常具有哪几种类型的寄存器？其各自的作用是什么?(会对I/O接口进行简单编程操作，提示：理解课件例3)，个典型的m接口违期内部通常耳有.神染堡的祈右器：角扣:寄存器、控叩寿存群和状奇指存器.数据寄击群用来保府：CPU枝怡送饴I/O改弄的数掂.或苻ro畋备传送始CTE桂的眼甜，控;UJ寄存群用来保存由CPU携推来的控角令；状志密存梏"

42、;皆L O接口理我在裁到件送过联中正在发生的我若扇近发生的事件将般倍息,CPU核订以通过读垠状密寄存箱的内容来监控LT) 附将和“例3:使用S3C2440A的端口 G的第47引脚驱动四个LED，并点亮GPG4引脚的LED。每蛆GP1O端口均有各自的寄存器组，1：要包括端门G端口共有M个GPIO引脚，寄存器GPGCON宽度配置寄存器(GPxCON)、端口数据寄存器(GPxIlAT)、为32位，每个引脚的功能各由2位来选择控制，第47 端口上技寄存器tGPxUP).引呷的控制位如下：寄存器名她址读写属性功能复位值UPGGUNM6D0006U可读可写配置引脚功能为 输入福出/其他0x00UFWAI0

43、x56U00064可谟可写6端1数据寄存器未定义GPGUPOm56000068可读可写上拉配置寄存蓄 低电平0有效OjtFCOOGPCCON寄存器 位功能迭择GPG715:14对输入01#出 1(tlNTl5 11=保留6PG613:1200-输入01 出 kteintTh 11器留GPG511:1000输入。1普出 IO=riNTl3 II 二保留GPG49：8好输入01普出 10=riNTl2 11 二保留寄存器GPGDAT和GPGUP宽度均为16位，各引脚按其编号与相应的寄存器位对应。GPGDAT中存放的即为需要输出的数据，根据硬件电路连接图可知，要将第 4弓|脚LED 点亮，贝U对应的

44、引脚应输出低电平，所以寄存器 GPGDAT中的7:4位应设置为二进制值 1110。本例中端口为输出功能，因此寄存器 GPGUP中对应各位均设置为1,将上拉电阻断开。GPGCON EQU 0x56000060 GPGDAT EQU 0x56000064 GPUPEQU 0x56000068;配置GPGCON寄存器，设置相关引脚为输出功能配置GPGUP寄存器，断开各上拉电阻LDR R0, =GPGCONLDRR0, =GPGUPLDR R1, R0LDRR1, R0BIC R1, R1, #0x0000FF00ORRR1, R1, #0x00F0ORR R1, R1, #0x00005500STR

45、R1, R0STR R1, R0;输出驱动数据，点亮 GPG4引脚对应的LEDLDR R2, =GPGDATLDR R3, R2ORR R3, R3, #0x00F0BIC R3, R3, #0x0010STR R3, R235、常见的触摸屏分为哪几类？其各自的原理是什么？?电阻式触摸屏?电容式触摸屏?红外式触摸屏?表面声波触摸屏36、OSI结构模型具体由哪几层组成，其各层的作用分别是什么？TCP/IP模型的具体由哪几层组成，其各层的作用分别是什么？(1) 物理层。规定了网络设备间最底层的接口特性，包括物理连接的机械特性(即接插件的大小、形状等)、电气特性(即代表逻辑“1”和逻辑“ 0”的电参

46、数)、电子部件和物理部件的基本功能以及位交换的基本过程。(2) 数据链路层。主要作用是控制信息在单一链路中传输的差错，通常包括传输信息的校 验、总线错误检测等。(3) 网络层。定义了基本的端到端数据传输服务，网络层在多数据链路存储转发网络中特 别重要。(4) 传输层。定义了面向连接的服务，它可以保证数据按一定的顺序、无差错地在多条链 路上传送。(5) 会话层。提供了一种控制网络上终端用户交互的机制，例如数据分组和检测点。(6) 表示层。规定了数据交换的格式，并且为应用程序提供有效的转换工具。(7) 应用层。提供了终端用户程序和网络之间的一个应用程序接口。n应用妃-京用屋协议支持丈件传曲、电棚件

47、、迁绛登燧、邮纳管理、响浏姓等府用.叫佐勃层.传输蝮的的/主要功能，流W控制：切过滑曲橱口实现和叫靠专辎4由序号fll岬认来实现.传输丈保快了面向连疾的、可真的TCP和 无连停的UDP两种作揄协议.3) 网际俱.本层提供元哇楼的件输班每(不保.亚送讪.不保序).本层的土要功能是彳挽一条俺够杷数据也送到日此地的路1有4) 网幡接口尾。播收发送伊包.设得驱勃舞利构卡37、网卡的主要功能主要是什么？理解数据封装和解封装的过程。理解和熟悉差分曼切斯特编解码。 数据的封装与解封。发送时将上一层交下来的数据加上首部和尾部，成为以太网的帧。接受时将以太网的帧剥去首部与尾部，然后送交上一层。 链路管理，主要是

48、 CSMA/CD协议的实现。 编码与译码，即曼彻斯特编码与译码。现在我们要讲的就是差分曼彻斯特编码：在信号位开始时改变信号极性，表示逻辑 "0''在信号位开始时不改变信号极性，表示逻辑 "1"如右图a 1 it & g>icdi & >ga）NRZ（不归零码）b）曼彻斯特码c）差分曼彻斯特码_nWkhWijfirir38、简要介绍 RS232标准和RS485标准？结合课件深入理解如何对S3C2440的UART0进行编程操作。（提示：理解课件例 5）R8-232C物理特密：Dfi-25 DE.扫 JB.9狼号建域，保护地.

49、TXE：TIXE.RTS/crrSx dkr、dts电平规定：5VTW 之涧的电平衰示枣徘*1"+V+I5V的也平聿示我 F"t（S-4Ji5!在四2戎基耕上发展起塞的.h规定r赛口电睇的电气特牲.而役有埋定机械特性、数挹格了顷花协议等万由的内容./些方面的现定诃以套照 RS-232C 麻Jft”平衡伯输A.B Z间 1E电平，-2V6Vft电平；"0盅收端A.B充同 1E电平：大于WKhnV忸电平1小于-200niV例5: UART0采用查询方式进行数据通信，要求使用8位数据位，1位停止位，奇校验，传输速率115200bps,不使用FIFO，关闭流控制，处理器外

50、设时钟PCLK=66.68MHz 。步骤1:接口初始化设置帧格式、时钟来源、收发模式、中断配置、FIFO的使用、波特率计算等步骤2:数据传递可选择使用查询方式吐断方式传递_图片放置遵循从上到下，从左到右的顺序配置ULCCJN0线性控制下荐云-制繇器 一ULCONn位ReHfVrtpi0gr时M&ae彼定.呈阳如I也外段式 01到外接性找诺程成0Partly ModeL5c3n UAJRT住#泌 扭:印中定t巾仍仍的成和4 盹矣塑Qxx = He parity100 B Odd parity101 Even parity11Q Parity (Dfcedchecked as 1m = P

51、arity ffiirGedi'ced 0*tK»Number of Skip Bilit义度翻S个峥止h'Hl帕Oh 衅轼ll.P1rhfc0Word Lenglhri：&用亟担诺雄收*帔的1HC住敷OD = WsittOI = 6-bits 10-7-bitl 11 - $-Mt00CkKfc Setscton"10t JiJfPCLK. UEXTCLK (FCLKfiUBRCVn (mri)物eded*翩峥 m 1$)-1g 1Q = PCLK. 01 = UEXTCLK. 11 =FCLKA1(M!化讹拌只*血你向/：* il坦划近(F/CU

52、Oiii仕 注柔代H)0Transmit Mode-问：i|：- J匕ill:用富"j 盅/ftliw订* il河 ': -f (UARTTk EnableiDisable)00 £5101 -啪断i膏求成小谢式10 DMAD 请术 HkHUARTWDMAS iiV.：.(rZ.«UART2>11 = DMAt 讷成时 UART1)00Recai MMifr【切t iirUARTFe： <由1UART Rx Enfr!DiMWtOQ.JL 锥01 -中峨请事成查询蟆丈10 - DMAD 用束(Only far UARTO.DMAS i忡(Onl

53、yfcf UART2F11 - DMA 11 麻米(Only for UARTl|ioa主要用于帧格式配置 ULCONO=Ox23主要用于时钟源选择-收发模式,中断配置UCQN0=0W映=b0010,0011=1）0101lXUFCONO FIFO控制苛存器配KUMCONO调制解瑕捋按制笥存嚣LFCONnBIIOikKriptionInitial Statu-lx FIFO Tg&r LArw«4/：利Oviehnire iheof kanftmiK FtFO.DC EmpflyD1 16-byte10 - W-byrs(XtHbc FIFO Tngg«r Laval|瀚afatnnina- 1ha inggar luwi of rncnw F IF白.00 101 Sbyio帽 m Id上河11 xHI0Tk FIFO21Aulokunid fffter retMrtlmg FIFO 0 Ncrmal! Ti IFFOrasefl0Fb FIFO1知Z昭心FIFO-Q Namal1 Rx FIFO rafAi0FIFO Enatria重矿& T EnablB0UNCONn&描述初始值Reserved7:5这甦位生哦为。MOAuto Flow Control fAFC)4D=1= fl q0Reserved3:1这甦览电缜为IIDOOR