电子线路设计

1、.潍 坊 学 院电子线路CAD期末报告说明书 系 部： 信息与控制工程学院 专 业： 电气自动化 班 级： 一班 学生姓名: 张会会 学 号: 10032130115 2012年 6 月 30 日:目 录1 电路原理图设计211 原理图文件的建立与配置212 绘制原理图213 ERC规则检查并生成网络报表文件2131 网络报表3132 元件报表3133 生成元件交叉参考报表52 印制电路板（PCB）设计621 创建PCB文件622 自动布线73 DRC和报表生成831 DRC规则检查8311 电路板信息报表8312 网络状态报表8附录91 原理图92 网络报表93 进行自动布线后的PCB154

2、 放置覆铜后的PCB155 DRC规则检查166 电路板信息报表167 网络状态报表17心得体会181 电路原理图设计11 原理图文件的建立与配置首先，执行菜单选项【File】 【New】 【Schematic】,新建一个SCHDOC文件，然后在该原理图文件上单击鼠标右键，选择【Save As】菜单选项，然后执行相应的文件保存操作，文件取名为Sheet1.SchDoc。然后建立一个新的PCB工程，工程命名为PCB Project1.PRJPCB。将建立的原理图文件添加到项目文件中。进入Sheet.SchDoc原理图文件进行原理图的图纸设置，在原理图上单击右键打开菜单，选择【Document O

3、ptions】,这时将会出现一个对话框，这里将snap的值选为5，Title Block前的对勾去掉，其他图纸设置保持不变。单击【OK】按钮，这样便完成了原理图图纸的设置操作。12 绘制原理图打开前面已经配置好的原理图文件Sheet.SchDoc，接下来单开库文件工作面板，然后单击工作面板上的【Search】按钮，这时会打开相应的搜索元件对话框。选中【Scope】中的Libraries on Parh选项，搜索元件名称，然后单击【Search】按钮，一一搜索出所需要的元件。将元件按照位置一一放好利用布线工具按要求放置导线、放置总线、放置总线分支、放置网络标号等。由于原理图中需要进行ERC，因此

4、需要在部分悬空的管脚中加入NO ERC予以标识。13 ERC规则检查并生成网络报表文件首先打开相应的项目文件PCB Project1.PRJPCB，然后执行相应的菜单【Protect】到【Protect Options】,这是系统将会弹出相应的设计项目选项对话框。然后菜单命令【Protect】到【Compile PCB Porject】,完成相应的项目编译后，便可通过消息工作面板检查当前设计项目中的错误，然后进行修改。131 网络报表打开前面的设计项目文件PCB Project1.PRJPCB，同时打开相应的原理图文件Sheet1.SchDoc来启动相应的原理图设计系统；接下来执行相应的菜单命

5、令【Design】到【Netlist】,选择弹出下拉菜单中的Protel命令；完成相应的报表生成工作后，会自动在项目文件夹中生成一个与项目文件夹同名、扩展名为 “.NET”的网络报表文件。生成的网络报表的内容如附录2所示。132 元件报表 首先打开设计项目文件PCB Project1.PRJPCB，同时打开相应的原理图文件Sheet1.SchDoc来启动相应的原理图设计系统，然后执行菜单命令【Reports】到【Bill of Materials】,这时系统会弹出元件报表对话框。在元件对话框中，通过对话框左下角的Export按钮直接导出相应的元件报表清单，另外也可通过Excel按钮将元件报表的

6、内容导出到Excel中。DesignatorLibRefDescriptionFootprintCommentC1Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C2Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C3Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C4Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C5CapCapacitorRAD-0.3CapD11N7

7、59AHalf Watt ZenerDIO7.1-3.9x1.91N759AJP1Header 4HHeader, 4-Pin, Right AngleHDR1X4HHeader 4HJP2Header 4HHeader, 4-Pin, Right AngleHDR1X4HHeader 4HJP3Header 16Header, 16-PinHDR1X16Header 16R1RPot2PotentiometerVR2RPot2R2RPot2PotentiometerVR2RPot2R3Res1ResistorAXIAL-0.3Res1R4Res1ResistorAXIAL-0.3Res1R5

8、Res1ResistorAXIAL-0.3Res1R6Res1ResistorAXIAL-0.3Res1R7Res1ResistorAXIAL-0.3Res1R8Res1ResistorAXIAL-0.3Res1R9Res1ResistorAXIAL-0.3Res1U1TL074CNLow-Noise J-FET Quad Operational AmplifierDIP-14TL074CNU2ADC1001CCJ10-Bit 礟-Compatible A/D ConverterDIP-20ADC1001CCJ133 生成元件交叉参考报表 首先打开设计项目文件PCB Project1.PRJP

9、CB，同时打开相应的原理图文件Sheet1.SchDoc来启动相应的原理图设计系统，然后执行菜单命令【Reports】到【Component Corss Reference】,这时系统将会弹出相应的元件交叉参考对话框。在交叉元件参考表对话框中，通过对话框左下角的Export按钮直接导出相应的元件交叉参考报表清单，另外也可通过Excel按钮将元件交叉参考报表的内容导出到Excel中。DesignatorLibRefDescriptionFootprintComment C1Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C2Cap Pol1

10、Polarized Capacitor (Radial)RB7.6-15Cap Pol1C3Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C4Cap Pol1Polarized Capacitor (Radial)RB7.6-15Cap Pol1C5CapCapacitorRAD-0.3CapD11N759AHalf Watt ZenerDIO7.1-3.9x1.91N759AJP1Header 4HHeader, 4-Pin, Right AngleHDR1X4HHeader 4HJP2Header 4HHeader, 4-Pin,

11、Right AngleHDR1X4HHeader 4HJP3Header 16Header, 16-PinHDR1X16Header 16R1RPot2PotentiometerVR2RPot2R2RPot2PotentiometerVR2RPot2R3Res1ResistorAXIAL-0.3Res1R4Res1ResistorAXIAL-0.3Res1R5Res1ResistorAXIAL-0.3Res1R6Res1ResistorAXIAL-0.3Res1R7Res1ResistorAXIAL-0.3Res1R8Res1ResistorAXIAL-0.3Res1R9Res1Resisto

12、rAXIAL-0.3Res1U1TL074CNLow-Noise J-FET Quad Operational AmplifierDIP-14TL074CNU2ADC1001CCJ10-Bit 礟-Compatible A/D ConverterDIP-20ADC1001CCJ2 印制电路板（PCB）设计21 创建PCB文件在Protel DXP的主界面中，单击文件工作面板底部【New from template】区域中的PCB Borad Wizard选项，这时系统将会启动相应的PCB生成向导，单击Next按钮，这时系统会进入到PCB度量单位设置对话框。在这个相应的设置对话框中，将PCB度量

13、单位设置成（Imperial）英制。连续单击Next,这时系统将进入到自定义板型设计对话框。PCB板型设计为Rectangular(矩形)；PCB宽度设置为4640mil。高度设置为3640mil；PCB中电气边界和物理边界的间距设置为75mil；单击Next按钮，这时系统将进入到工作层面设置对话框，这里将信号层的数目设置为2，内部电源/接地层的数目设置为0。继续单击Next按钮，这时系统将进入到过孔类型设置对话框，我们选择Thruhole Vias only选项。单击Next按钮，这时系统将进入到元件封装设置对话框。选中Through-hole components选项。 连续单击Next按

14、钮，这时系统将进入到PCB生成向导完成的提示框；然后单击finish按钮，这时系统将会建立一个PCB.PcbDoc文件。在PCB设计系统中，单击设计窗口下部的相应机械层Mechanicall标签，然后执行菜单命令【Place】到【Keepout】到【Track】；wancheng PCB中物理边界的定义。然后通过执行菜单命令【Design】到【Options】,系统将会弹出PCB选项对话框，设计PCB的度量单位、捕获栅格、元件栅格、电气栅格、可视栅格和PCB图纸位置等进行设计。22 自动布线在PCB设计系统中，打开前面进行的元件布局后的PCB文件PCB.PcbDoc，然后执行菜单命令【Ayto

15、Route】到【All】,这时系统会弹出一个自动布线策略对话框。确定了对话框中的自动布线策略后，单击Route All按钮关闭自动布线策略对话框，这时系统将开始进行PCB的自动布线操作。手工调整接地线宽度，选中接地线，并双击该导线，弹出相应的导线属性对话框。在导线属性对话框中，将接地线的宽度调整为30mil,然后单击OK按钮即可完成接地线的加宽操作。放置覆铜，执行菜单命令【Place】到【Polygon Plane】，系统将会进入放置覆铜的命令状态，这时将会弹出覆铜属性对话框；在对话框中对覆铜属性设置完成后，单击OK按钮返回到放置覆铜的命令状态，最后在PCB的空白处完成相应的放置覆铜操作，同时

16、将电路中的接地线连接起来。3 DRC和报表生成31 DRC规则检查首先打开设计项目文件MyDesign.PRJPCB，和前面新建的PCB文件，然后执行菜单命令【Tools】到【Desian Rule Check】,这时将会弹出一个设计规则检查对话框。在对话框中对相应的检查规则设置完毕后，单击Run Design Rule Check按钮即可进行相应的设计规则检查，同时系统将会自动生成一个与PCB文件同名、扩展名为“.DRC”的设计规则检查文件。DRC规则检查的内容见附录5.311 电路板信息报表在PCB设计系统中，打开前面的PCB文件PCB.PcbDoc，然后执行菜单命令【Reports】到【

17、Board Information】,这时系统会弹出一个电路板信息对话框，单击电路板信息对话框中的Report按钮，这时系统会弹出一个报表内容设置对话框，对报表内容设置完成后，单击Report按钮，即可进行电路板信息报表文件。生成电路信息报表如附录6所示。312 网络状态报表在PCB设计系统中，打开前面的PCB文件PCB.PcbDoc，然后执行菜单命令【Reports】到【Netlist Status】,这时系统会自动在项目文件夹下生成一个层次项目组织报表文件，那么新生成的这个网络状态报表文件会覆盖以前的报告文件。生成的网络状态表如附录7所示。附录1 原理图2 网络报表网络报表C1RB7.6-

18、15Cap Pol1C2RB7.6-15Cap Pol1C3RB7.6-15CC4RB7.6-15Cap Pol1C5RAD-0.3CapD1DIO7.1-3.9x1.91N759AJP1HDR1X4HHeader 4HJP2HDR1X4HHeader 4HJP3HDR1X16Header 16R1VR2RPot2R2VR2RPot2R3AXIAL-0.3Res1R4AXIAL-0.3Res1R5AXIAL-0.3Res1R6AXIAL-0.3Res1R7AXIAL-0.3Res1R8AXIAL-0.3Res1R9AXIAL-0.3Res1U1DIP-14TL074CNU2DIP-20ADC1

19、001CCJ(NetC4_1C4-1JP1-1R2-1R2-3U1-9)(NetC4_2C4-2R2-2R6-2U1-8)(NetR1_3R1-3R3-1)(NetR3_2R3-2U1-5)(NetR9_1R9-1U2-19)(NetC5_2C5-2R9-2U2-4)(NetR6_1R6-1R8-2U1-6)(NetR5_2R5-2R8-1U1-7)(NetJP3_16JP3-16U2-1)(NetJP3_15JP3-15U2-2)(NetJP3_14JP3-14U2-3)(NetR5_1R5-1R7-2U1-2)(NetR4_2R4-2R7-1U1-1)(NetC3_1C3-1D1-1R4-

20、1U2-6)(GNDC1-1C2-2C3-2C5-1D1-2JP1-4JP2-3JP3-1U1-3U1-10U2-7)(-12C2-1JP2-4R1-2U1-4)(+12C1-2JP2-1R1-1U1-11)3 进行自动布线后的PCB4 放置覆铜后的PCB5 DRC规则检查Protel Design System Design Rule CheckPCB File : Documents and SettingsAdministrator桌面张会会myPCB1.PCBDOCDate : 2012-7-1Time : 16:06:36Processing Rule : Hole Size Con

21、straint (Min=1mil) (Max=100mil) (All)Rule Violations :0Processing Rule : Width Constraint (Min=30mil) (Max=30mil) (Prefered=30mil) (InNet('GND')Rule Violations :0Processing Rule : Clearance Constraint (Gap=10mil) (All),(All)Rule Violations :0Processing Rule : Broken-Net Constraint ( (All) )R

22、ule Violations :0Processing Rule : Short-Circuit Constraint (Allowed=Not Allowed) (All),(All)Rule Violations :0Violations Detected : 0Time Elapsed : 00:00:026 电路板信息报表Specifications For myPCB1.PCBDOCOn 2012-7-1 at 16:52:37Size Of board 6.01 x 4.02 sq inEquivalent 14 pin components 3.76 sq in/14 pin c

23、omponentComponents on board 20 Layer Route Pads Tracks Fills Arcs Text- Top Layer 0 5572 0 405 0 Bottom Layer 0 37 0 0 0 Top Overlay 0 127 1 6 44 Keep-Out Layer 0 10 0 0 0 Multi-Layer 90 0 0 0 0- Total 90 5746 1 411 44 Layer Pair Vias- Top Layer - Bottom Layer 2- Total 2 Pad Pwr/Gnd Expansion Count-

24、 20mil (0.508mm) 90- Total 907 网络状态报表Nets report ForOn 2012-7-1 at 16:54:06+12 Signal Layers Only Length:4219 mils-12 Signal Layers Only Length:3084 milsGND Signal Layers Only Length:10797 milsNetC3_1 Signal Layers Only Length:3507 milsNetC4_1 Signal Layers Only Length:3616 milsNetC4_2 Signal Layers Only Length:4142 milsNetC5_2 Signal Layers Only Length:1253 milsNetJP3_14 Signal Layers Only Length:1