数字电子技术基础第五章 时序逻辑电路ppt课件

1、号。号。123J =Q Q11K =21J =Q213K =QQ312J =QQ32K =Q123J =Q Q11K =21J =Q213K =QQ312J =QQ32K =Qn+1nnQ= JQ +KQ123112311n+11111Q= J Q + K Q =Q Q Q + QQ Q Q13n+122222122Q=J Q +K Q =QQ +QQ Qn=J Q +K Q =QQ Q +Q Q23Y =Q QY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011n3Qn1Qn+13Qn+12Qn2Qn+11Q0 0 10

2、 1 00 1 11 0 01 0 11 1 00 0 00 0 0清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010011101110111 1QJKF0Q0QJKF2QJKF1QJKF3QQQ从高位向低从高位向低位依次输入位依次输入111010110011000输出输出清零清零D00001QQ3Q1Q2RD0QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲移位脉冲786左移寄存器波形图左移寄存器波形图12345678CP111111DQ0Q3Q2Q1111待存待存数据数据0111RDS1 S0工作状态工作状态01111X X0 00 11 01 1

3、置置0保持保持右移右移左移左移并入并出并入并出100J = K =110J = K =Q2201J = K =Q Q33012J = K =Q QQ100J = K =110J = K =Q2201J = K =Q Q33012J = K =Q QQn+1Q= JQ+KQ11100n+11111Q= J Q +K Q =QQ+QQ0101n+12222222Q=J Q +K Q =QQ+QQQQ01201n+133333323Q QQQQ= J Q +=+QKQQQQ00n+10000Q=J Q +K Q = Q0123C =Q Q Q Q100J = K =110J = K =Q2201J

4、= K =Q Q33012J = K =Q QQ11100n+11111Q= J Q +K Q =QQ+QQ0101n+12222222Q= J Q +K Q =QQ+QQQQ01201n+133333323Q Q QQQ= J Q +=+QKQQQQ00n+10000Q=J Q +K Q = Q0123C =Q Q Q Q100J = K =110J = K =Q2201J = K =Q Q33012J = K =Q QQn+1Q= JQ+KQ计数顺序计数顺序Q3 Q2 Q1 Q0输出输出B0123456789101112131415160 0 0 01 1 1 11 1 1 01 1 0

5、11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 00000000000000001 异步计数器的触发器不是同步翻转的，异步计数器的触发器不是同步翻转的，分析方法不能套用同步时序电路的分析方法；分析方法不能套用同步时序电路的分析方法；然而一般性的异步时序电路分析方法较为复然而一般性的异步时序电路分析方法较为复杂，这里采用波形图法。杂，这里采用波形图法。这是什么？这是什么？这是什么？这是什么？ FF0 FF1 FF2 异步十进制加法计数器是在异步十进制加法计数器是在

6、4 4位异步二进制位异步二进制加法计数器的基础上加以修改得到的，修改时加法计数器的基础上加以修改得到的，修改时要解决的问题是，如何使要解决的问题是，如何使4 4位二进制计数器在位二进制计数器在计数至计数至10011001时，其次态为时，其次态为00000000而不是而不是10101010。异步十进制加法计数器典型电路异步十进制加法计数器典型电路 00000111 00000111正常正常计数计数； 0111+1= 0111+1=？10001000 1000+1= 1000+1=？10011001 1001+1= 1001+1=？00000000二五十进制异步计数器74LS290的逻辑图 Q0

7、Q0是是对对CP0CP0的二的二进进制制计数计数器，器，Q3Q2Q1Q3Q2Q1是是对对CP1CP1的五的五进进制制计数计数器，器，将将Q0Q0和和CP1CP1连连接起接起来组来组成成十十进进制制计数计数器；器； RO1RO2 RO1RO2均均为为高高电电平平时时，对计数对计数器器异异步步清清0 0； S91S92 S91S92均均为为高高电电平平时时，对计数对计数器器异异步置步置9 9。 目前市场上销售的计数器有十进制、目前市场上销售的计数器有十进制、4 4位二位二进制进制(16(16进制进制) )、7 7位二进制、位二进制、1212位二进制、位二进制、1414位二进制等，当我们所需要的计数

8、器的模不位二进制等，当我们所需要的计数器的模不同于市场上所销售的，则需要用已有的集成同于市场上所销售的，则需要用已有的集成计数器构建。计数器构建。 假定已有假定已有N N进制计数器，我们需要的是进制计数器，我们需要的是M M进制计数器，这时可能有进制计数器，这时可能有MNMNMN两种两种情况，现分别加以讨论。本教材以情况，现分别加以讨论。本教材以7416074160十进制集成计数器为例。十进制集成计数器为例。 方法方法1 1：反馈清：反馈清0 0法法( (置置0 0法法) )，该法适用于，该法适用于有清有清0 0输入端的集成计数器。输入端的集成计数器。 74160 74160有有1010种计数

9、状态，每经过种计数状态，每经过1010个脉冲，个脉冲，Q3Q2Q1Q0Q3Q2Q1Q0状态循环一次，且当状态循环一次，且当Q3Q2Q1Q0=1001Q3Q2Q1Q0=1001时，有进位输出时，有进位输出C=1C=1。进位输出进位输出C=1C=1 若需要一个若需要一个6 6进制的计数器进制的计数器(M=6,N=10,MN)(M=6,N=10,MN)，那么该计数器只需要那么该计数器只需要6 6个稳定状态实现循环计个稳定状态实现循环计数，数，7416074160需要舍去其余需要舍去其余4 4种状态。种状态。 具体方法是：从具体方法是：从00000000开始计数，经过开始计数，经过00000000、0

10、0010001、00100010、00110011、01000100、01010101六个稳定状态六个稳定状态后，强制其回到后，强制其回到00000000状态，再从新开始计数。状态，再从新开始计数。强制清强制清0 0当当 Q3Q2Q1Q0Q3Q2Q1Q0状态为状态为01100110时，时，立刻实现立刻实现清清0 0。两个问题两个问题: : 为为什什么说它么说它是立刻是立刻清清0 0？ 0110 0110是被舍去的是被舍去的状态状态，为为什什么么出出现现在正常在正常的的计数状态计数状态中？中？1cp1cp2cp2cp3cp3cp4cp4cp5cp5cp6cp6cp无需无需cpcp 方法方法2 2

11、：反馈置数法：反馈置数法( (置数法置数法) )，该法适用，该法适用于有置数输入端的集成计数器。于有置数输入端的集成计数器。7416074160为同步为同步置数。置数。1 1两个问题两个问题: : 什什么时么时候候数数据据D3D0D3D0被装被装载载？ 目前目前为为几几进进制制计数计数？当状态当状态为为01100110，且必须且必须遇到遇到CPCP上升沿上升沿7 7进制进制1cp1cp2cp2cp3cp3cp4cp4cp5cp5cp6cp6cp需需7cp7cp 留意：置数法解决了清留意：置数法解决了清0 0法工作不可靠问法工作不可靠问题；但计数循环中仍没有出现题；但计数循环中仍没有出现1001

12、1001状态，因状态，因此当计满此当计满7 7个脉冲后，进位输出端个脉冲后，进位输出端C C仍然不会仍然不会有进位输出。有进位输出。方法方法3 3：有进位的反馈置数法：有进位的反馈置数法思绪：思绪： 74160 74160只有只有当当Q3Q2Q1Q0=1001Q3Q2Q1Q0=1001时时，才，才会会有有进进位，位，想想办办法把法把10011001保留在效循保留在效循环环中，就能中，就能实现状态实现状态每每循循环环一周，一周，C C自自动进动进位位1 1次。次。 由于要求由于要求为为6 6进进制，需要保留制，需要保留6 6个连续状态个连续状态，舍去舍去4 4个连续状态个连续状态。( (显显然，

13、然，10011001应当应当被保留被保留) )用用7416074160实现能自动进位的实现能自动进位的6 6进制计数器进制计数器0 01 1强制置数强制置数 另外，另外，7416174161和和7416074160具有相同控制端和具有相同控制端和功能表，唯一不同之处是功能表，唯一不同之处是7416174161为为1616进制计进制计数器。数器。 思考题：如何用思考题：如何用7416174161实现能自动进位的实现能自动进位的6 6进制计数器？进制计数器？ 显然显然, ,能自动进位的反馈置数法，是一能自动进位的反馈置数法，是一种最行之有效的构建任意进制种最行之有效的构建任意进制(MN)(MN)计

14、数器计数器的方法。的方法。 情况情况1 1：当：当M M可分解为可分解为M=N1N2M=N1N2。 例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成100100进制计数器。进制计数器。同步进位同步进位( (并行进位并行进位) )方式方式异步进位异步进位( (串行进位串行进位) )方式方式 情况情况2 2：当：当M M不可分解，即不可分解，即M M为素数。为素数。 有两种方法用以解决有两种方法用以解决M M不可分解时的扩展不可分解时的扩展问题，其一是整体清问题，其一是整体清0 0法，其二是整体置数法。法，其二是整体置数法。但由于异步整体清但由于异步整体清0 0法有

15、工作不可靠的弊端，法有工作不可靠的弊端，这里仅介绍整体置数法。这里仅介绍整体置数法。 例：用两片同步十进制计数器例：用两片同步十进制计数器7416074160接成接成2929进制计数器。进制计数器。0 01 12 23 327272828令令LD=0LD=0，强制置入，强制置入00000000 计数器的设计是对前述计数器原理图分析计数器的设计是对前述计数器原理图分析的逆过程。的逆过程。 写驱动写驱动方程；方程； 写输写输出方程；出方程；回忆分析步骤：回忆分析步骤： (1) (1)画状态转换图和状态转换表画状态转换图和状态转换表Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0

16、1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 10 0 0 00000000000000001n+10Qn+13Qn+12Qn+11Q (2) (2) 写输出方程写输出方程Y=Q3Q2Q1Q0n+1Q= JQ+KQ00n + 10 00 0Q =JQ+

17、KQ= Q11100n + 11111Q= JQ + K Q =QQ+QQ0101n + 1222 2222Q= JQ + K Q = QQ+Q Q QQ (3) (3) 写状态方程并和特性方程对比，得驱写状态方程并和特性方程对比，得驱动方程。动方程。11 10 0n + 111 11Q = J Q + K Q =Q Q+ QQ01 01n + 12 2222 2 2Q = J Q + K Q =Q Q+QQ QQ0 1 2 0 1n + 13 3 33 33 2 3Q Q Q QQ = J Q += + QKQQQQ00n + 100 00Q= J Q + K Q = Q00n + 10 0

18、0 0Q = J Q + K Q = Q11100n + 111 11Q= J Q + K Q =QQ+QQ0101n + 122 22 222Q = JQ + K Q= QQ+QQ QQ0 1 20 1n + 133 33 332 3Q Q Q QQ =JQ+=+ QKQQQQ01201n + 1333 33323Q Q QQQ= J Q + =+QKQQQQ(4)(4)写出驱动方程写出驱动方程100J = K =110J = K =Q2201J = K =Q Q33012J = K =Q QQ (5) (5)根据驱动方程和输根据驱动方程和输出方程画电路图出方程画电路图 思考题：用触发器设计

19、一个带进位输出思考题：用触发器设计一个带进位输出的十三进制计数器，如何设计？的十三进制计数器，如何设计？( (请说出设请说出设计思路计思路) ) /1/1Q3 Q2 Q1 Q0进位进位C0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 0 00000

20、00000001n+10Qn+13Qn+12Qn+11Q化简化简时，时，注意注意利用利用无关无关项项 前述的计数器也是时序电路，也可用经前述的计数器也是时序电路，也可用经典方法来设计，只不过计数器不用逻辑抽象，典方法来设计，只不过计数器不用逻辑抽象，也没有输入变量，可以省略经典设计方法的也没有输入变量，可以省略经典设计方法的一些步骤。事实上，计数器的设计方法正是一些步骤。事实上，计数器的设计方法正是经过简化的经典设计方法。经过简化的经典设计方法。 时序逻辑电路的经典设计方法可用于任时序逻辑电路的经典设计方法可用于任何时序逻辑问题的设计。何时序逻辑问题的设计。经典设计方法的步骤如下：经典设计方法

21、的步骤如下：由文字描由文字描述的逻辑述的逻辑问题问题原始状原始状态图态图最简状态最简状态转换图转换图画电画电路图路图检查电检查电路能否路能否自启动自启动求输出方程和状求输出方程和状态方程，将状态态方程，将状态方程和特性方程方程和特性方程对比得驱动方程对比得驱动方程状态转状态转换表换表逻辑逻辑抽象抽象化简化简状态状态编码编码 例：用触发器设计一个例：用触发器设计一个111111串行数据检串行数据检测器，该检测器有一个输入端测器，该检测器有一个输入端X X和一个输和一个输出端出端Y Y，输入，输入X X为一串随机信号，当连续为一串随机信号，当连续输入三个和三个以上输入三个和三个以上1 1时，输出为

22、时，输出为1 1，否，否则输出为则输出为0 0。X XY Y0 01 10 01 11 11 10 01 10 0解：解：(1)(1)逻辑抽象出原始状态转换图逻辑抽象出原始状态转换图 设设 S0 S0 为为X X没有输入没有输入1 1以前的状态；以前的状态； S1 S1 为为X X输入输入1 1个个1 1以后的状态；以后的状态； S2 S2 为为X X输入输入2 2个个1 1以后的状态；以后的状态； S3 S3 为为X X输入输入3 3个个1 1以后的状态；以后的状态；1/0S0S1S2S31/01/11/10/00/00/00/0(2)(2)化简状态转换图化简状态转换图( (合并等价状态合并等价状态) ) 等价状态：若状态对等价状