基于声定位的弹着点检测装置

1、 本科毕业设计说明书（论文） 第 36 页 共 36 页基于声定位的弹着点检测装置作 者:柯振农学 号：040101106系:机械工程系专 业:测控技术与仪器题 目:基于声定位的弹着点自动检测装置硬件部分1 绪论1.1 研究的背景及意义弹着点坐标是武器科研试验和训练中需要测试的重要参数。传统的弹着点测量方法如木板、纸板或纺织布等立靶测量方法存在耗材多、判读慢、安全性差等问题。出于对这些问题的考虑，采用声传感器来自动检测弹着点，声传感器具有不干扰弹丸飞行，使用方便，不易损坏，信号大，抗干扰能力强的特点。基于声定位的弹着点自动检测装置是目前研究的热点，它的硬件组成分为传感器模块、下位机硬件系统以及

2、上位机三部分，本文所做的是其中的下位机硬件部分。基于声定位的弹着点自动检测装置硬件部分实质就是一个并行数据采集系统，采集由声传感器接收的弹丸激波信号。现在普遍的做法是用CPLD和单片机组成整个系统，其中CPLD完成一些逻辑及信号处理功能，用单片机来做控制部分控制整个电路的工作及与上位机算机的通讯。1.2 目前的研究现状目前由CPLD及单片机组成的数据采集系统的方案很多，但大多数都大同小异。如曲婧华和张永顺教授1设计的一个基于CPLD控制的多路数据自动采集系统，该方案以AD0809为例，给出了一个基于CPLD控制的多路数据自动采集系统,图1.1为该数据采集系统的原理框图,系统由多路模拟开关、模数

3、转换单元、双口RAM存储器、地址产生器、控制信号产生器等5部分组成。地址产生器产生多路模拟开关选通地址和双口RAM的写地址，控制信号产生器生成模数转换单元工作所需的采集控制时序，双口RAM存储转换结果数据。通过对AD0809工作过程分析可知，采集控制时序产生过程为先形成稳定的地址信号，然后产生地址选通信号ALE，再由ALE信号触发产生START信号，启动转换，EOC电平变低，经过t0后，转换结束，EOC电平变高，可用EOC的上沿触发OTEN信号，将OTEN脉冲作为RAM缓存的写信号，将转换结果写入RAM缓存，等待MCU响应中断或由MCU随时读取，同时启动下轮采集。图1.1虚线框内为多路数据自动

4、采集系统的采集控制部分，可基于CPLD实现。从信号类型上可分成输入信号和输出信号两大类，其中输入信号有：外部输入时钟0、转换结束标志EOC、转换结果DATA等。输出信号有：工作时钟CLK、模拟开关选通地址和RAM写地址、地址选通ALE、启动控制START、MCU读控制信号及数据输出总线等。图1.2为基于CPLD的采集控制顶层逻辑原理图。图1.1 数据采集系统的原理框图图1.2 基于CPLD的采集控制顶层逻辑原理图采集控制顶层主要分为，时钟产生、地址形成、控制信号产生及数据存储等4大模块。（1）时钟产生模块时钟模块对外部输入时钟进行分频，形成模数转换器所需的工作时钟和各控制信号基础脉冲。具体对A

5、DO809来说，其最小控制信号脉宽为100ns，可取外部输入时钟为10MHz，对其进行8分频，得到1125kHz时钟作为ADO809的工作时钟。该模块功能简单，模块中的8分频器采用3位计数器实现，取计数器最高位输出作为ADO809的工作时钟。（2）地址形成模块地址形成模块用于形成模拟开关的选通地址与双口RAM的写入地址，其范围与模拟开关的路数也即所采集模拟信号的数量一致。对于单块ADO809来说，地址形成模块为一个3位二进制计数器，计数输入端CP由OTEN的后沿触发。（3）控制信号产生模块控制信号产生模块主要用来产生ALE、START和RAM写信号。图1.3为控制信号产生模块的具体电路。图1.

6、3控制信号产生模块RESET信号用来触发生成上电后的首次ALE和START脉冲，RESET(高电平有效)可采用系统复位信号，也可用阻容件或一片MAX813构成复位电路(将OTEN信号接人MAX813的WDI端)。复位后ALE和START脉冲的产生由OTEN信号控制。当OTEN后沿到来时，两级D触发器对OTEN信号做后沿微分，产生一个周期为1/0的ALE信号，完成地址锁存，第3个D触发器对ALE信号再做一个1/0的时延，产生START信号，开始A/D转换，当EOC脉冲上升沿到来时，控制产生OTEN信号，并作为RAM的写信号，将转换结果写入RAM缓存，并启动下一轮转换。（4）数据存储模块为读写方便

7、，方案调用读写时钟异步、读写地址选通端独立的RAM宏单元作为数据存储模块，RAM中的写信号由OTEN提供，写数据总线D76543210与模数转换器的数据线相连，读允许信号和读地址选通信号由MCU控制，RAM中的读允许信号和读地址选通信号由MCU控制。采用中断方式时，可将OTEN信号作为中断信号，采用查询的方式时，MCU可随时将转换的结果从Q76543210通过8位并行总线读走。四川电子科技大学自动化工程学院的袁亮、古天祥2设计的一种多路全并行连续数据采集技术是基于多通道中每通道采用单独的ADC，单片ADC集成多个采集通道来实现的,图1.4为其原理图。图1.4 单片ADC集成多个采集通道每路均由

8、信号调理(放大、滤波、采样/保持等)和A/D转换器多个环节组成。m路外部传感器信号分别经各自通道的前端接口接入信号调理电路，经差分放大、滤波等处理后送到ADC转换，每通道有单独的ADC且为同步采集，多路模拟信号同时被转换成数字信号并被锁存，数据采集模块的控制由CPLD完成。从上图中可以看出，锁存器之前的结构与通常单路采集结构并无多大差别。在并行实时采集中，最关键的问题是多路ADC转换信号如何无断点存储，并且在主控计算机连续读取数据和实时显示动态测量信息的过程中ADC要连续工作，即保证在整个测试过程中数据无间断点。本文设计的采集方法在时序分析的基础上采用高速可编程逻辑器件 (CPLD)实现多路数

9、据分时存储，并采用硬件双缓冲的方式保证采集过程的连续性，如图中锁存器后端结构所示。总之，在数据采集系统中用CPLD来完成一部分的功能可以大大的简化电路结构，并且使电路更可靠，也可以使电路的调试变的很灵活。而且现在CPLD/FPGA的规模越来越大，成本越来越低，低端的CPLD已经步取代了74系列等传统数字元件，高端的FPGA也在不断地夺取ASIC的市场份额，特别是大规模的FPGA多数支持可编程片上系统（SoPC），与CPU或DSP核的有机结合使得FPGA已经不是传统意义上的硬件设计器件，而成为系统级的实现工具。13 本文所做的工作本文所给出的是一种基于声定位的弹着点自动检测装置的硬件部分，即一个

10、由CPLD及单片机组成的八路并行数据采集系统，该系统主要由信号调理电路，信号处理电路，控制电路及接口电路四部分组成，其中CPLD及单片机为该电路的主要部分，整个信号的处理即时间间隔的提取，都通过对CPLD进行编程来实现，单片机为整个系统的核心，控制着CPLD的运行及数据的传输。2 设计方案2.1 系统设计的要求l 基于CPLD进行硬件设计，对前段传感器提供的信号（模拟信号）进行并行处理，并行通道数8路；l 进行通讯口设计，按规定的通讯协议与主控计算机实现实时通信；l 前端传感器信号：200mV；激波信号带宽小于10KHz；l 各声传感器收到的激波信号的时间差最大值不超过4ms；2.2 设计方案

11、简述基于声定位的弹着点自动检测装置的硬件电路的基本组成框架如图2.1所示，由信号调理、信号处理、控制电路、及接口电路组成。输入信号处理输入信号调理控制电路接口电路信号上位机图2.1硬件基本组成部分信号调理部分分为阻抗匹配、放大、滤波及电压比较器四个部分，如图2.2所示。考虑到系统的输入阻抗和传感器输出阻抗的不同，这里用一个电压跟随器来进行阻抗匹配，以保证信号的传输效率。滤波电路在这里的主要作用是滤去与信号无关的噪音和杂波。电压比较器的作用是把接收到的模拟信号转化为方波信号，方便信号处理电路对信号的处理。阻抗匹配信号放大RC滤波电压比较器图2.2 信号调理信号处理电路基本是由CPLD来完成，如图

12、2.3,其中包括脉冲锁存电路、时间间隔提取电路、计数电路及存储单元四个部分。这四个部分都由软件完成。CPLD脉冲锁存时间间隔提取计数存储单元图2.3 信号处理（CPLD）为测量时间间隔t，必须使电路按其时间宽度输出相应的高电平。该电路工作过程是：先由单片机输出一低电平脉冲，对所有的D触发器清零，允许输入数据。当输入信号的高电平上升沿到后D触发器翻转，输出端为高电平并一直保持到又对D触发器清零。在要求测量时间间隔的两路信号之间(S1与S2、S2与S3、 S3与S4、S4与S5、S5与S6、S6与S7、S7与S8 )通过异或门相异或，异或门的输出即为时间间隔t12, t23, t34, t45,

13、t56, t67, t78。图2.4是以S1和S2及S3为例的脉冲间隔提取电路的框图。图2.5是以两路信号S1和S2为例的波形分析。其中Sr为单片机提供的一个低电平脉冲，一次数据的采集在这一个脉冲内完成。这个脉冲间隔提取电路全部由CPLD完成。 图2.4 脉冲间隔提取电路 图2.5 脉冲间隔提取的波形分析在提取了t的同时，就要通过一个计数电路来对t这个脉冲宽度进行计数，这里可以选定一个一定频率的时钟来作为比较脉冲来测量t的宽度，并记录在t内经过的时钟振荡周期个数，把这个数值以二进制的形式存入到存储单元，等待单片机提取数据。弹着点自动检测装置的控制电路主要由单片机来完成，如图2.6所示，单片机担

14、任着读取CPLD得到的数据及把数据向上位机传递的任务，并且还控制着CPLD的工作，由单片机发出信号使CPLD进入工作状态，并接收CPLD的数据采集完成信号，使单片机程序转入到读取CPLD内部存储单元数据的状态。这里用单片机的中断功能实现。单片机CPLD数据地址转换完成信号CPLD工作信号图2.6 控制电路在硬件电路采集完弹丸激波的时间差之后需要把这七个时间差传给上位机算机进行处理。这里需要一个接口电路来实现，接口电路的主要功能是TTL电平及RS232C电平之间的转换。由于电脑串口RS232电平是±10v，而一般的单片机应用系统的信号电压是TTL电平,所以必须进得电平转换。2.3 本章

15、小节 本章简单介绍了整个系统的基本设计方案，设计要求，给出了基本的框图，并且阐述了系统的工作原理。 3 硬件电路设计3.1 信号调理电路信号调理电路包括阻抗匹配、放大、滤波、电压比较四部分，信号调理电路是整个系统的最前端，也是信号进入系统的第一站，必须在这里对信号进行合理的处理之后再送入后续电路。3.1.1滤波电路在弹着点检测的环境下，会有很多与信号无关的噪音和杂波，为了滤去这些与信号无关噪音和杂波，本电路采用了RC滤波器。跟据导师所给出的资料显示，对应要接收激波信号带宽小于10KHz，我们使用RC滤波器，以保证有效信号可以顺利通过。如图3.1所示。图3.1 高通RC滤波跟据计算公式可以计算出

16、当电阻取1K，下限频率为1KHz时高通滤波器应取电容的值为0.159µF。3.1.2 阻抗匹配电路阻抗匹配电路是连接传感器和后续电路间的重要桥梁，由于系统的内部阻抗和接收弹丸激波的声传感器内部阻抗不同，所以需要一个匹配电路来传它们之间的阻抗相适配，以达到理想的功率输出，它是一个承上启下的电路。本文用LM358组建一个电压跟随器来进行阻抗匹配，LM358内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算

17、放大器的场合。LM358的封装形式有塑封8引线双列直插式和贴片式，如图3.2所示。这里选择的是双列直插式。图3.2 LM358管脚图（引脚图）下面是LM358的一些技术参数：l 内部频率补偿 l 直流电压增益高(约100dB) l 单位增益频带宽(约1MHz) l 电源电压范围宽：单电源(330V)；双电源(±1.5-±15V) l 低功耗电流，适合于电池供电 l 低输入偏流 l 低输入失调电压和失调电流 l 共模输入电压范围宽，包括接地 l 差模输入电压范围宽，等于电源电压范围 输出电压摆幅大(0至Vcc-1.5V)由于在弹着点自动检测的硬件电路中每一路信号只需要用到一个

18、放大器,所以只用了1/2的LM358,如图3.3所示，电压跟随器的高输入电阻、低输出电阻，使它能起缓冲、隔离、提高带载能力的作用，完成阻抗匹配的功能。1LM358ANVinVoU1A图3.3 阻抗匹配3.1.3 信号放大电路信号经过阻抗匹配电路之后就进入放大电路，对信号进行放大，为适应不同的信号，这里设计的放大器有放大倍数的调整功能。此放大器用另1/2的LM358组建。如图3.4所示。U1BLM358ANRpRFRfVinOut图3.4 放大电路这里使用的是同相比例放大器，理想的闭环增益为：为了使放大倍数可调，可以选择多个RF，并用跳线进行选择，实际的电路如图3.5所示。跟据导师提供的数据，输

19、入电压Uin大约为200mV左右,所以跟据公式：可以计算出所需的电阻阻值的范围。84756U1BLM358AN1KRpRiRi1KRfW1JumperW2JumperRa1Rb1Ra1R1R1Rb1R1UinUo图3.5放大倍数的调整本文选择10倍和20倍的两档放大器选择Rf为1K，则跟据公式可得两个Ri分别选择10K和20K的电阻，Rp的取值大约为，所以这里可以近似的取1K。使用同向放大器是因为同向输入时，输出与输入同向；同相放大器的输入电阻很高，远大于反相放大器的输入电阻,但同相放大器的输入端存在共模输入电压，因此输入电压不能超过运放的最大共模输入电压Vicm，并要求放大器要有较高的共模抑

20、制比。在这里选用的LM358共模输入电压可以达到30V，用于本电路很合适。3.1.4 电压比较电路将弹丸激波信号转换成脉冲信号需要用到电压比较电路，电压比较器是用来鉴别和比较两个模拟输入电压大小的电路。比较器的输出反映两个输入量之间相对大小的关系，其电路符号及理想比较器特性如图3.6所示。VinVR+0VR的、RVinVoVo图3.6 电压比较器及其理想特性当Vin<VR时，Vo“1”；Vin>VR时，Vo“0”；VinVR是输出发生变化的临界点；比较器的输入量是模拟量，输出是数字量，因而比较器是模拟电路和数字电路之间联系的桥梁，是重要的接口电路。比较器有专用比较器，也可由集成运算

21、放大器构成，这里我们用的是专用的电压比较器LM339。电压比较器由专用电压比较器LM339，LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是：l 失调电压小，典型值为2mV；l 电源电压范围宽，单电源为2-36V，双电源电压为±1V-±18V；l 对比较信号源的内阻限制较宽；l 共模范围很大；l 差动输入电压范围较大，大到可以等于电源电压；l 输出端电位可灵活方便地选用。LM339集成块采用C-14型封装，图3.7为外型及管脚排列图。由于LM339使用灵活，应用广泛，所以世界上各大IC生产厂、公司竟相推出自己的四比较器，如IR2339、ANI339、SF3

22、39等，它们的参数基本一致，可互换使用。LM339类似于增益不可调的运算放大器。每个比较器有两个输入端和一个输出端。两个输入端一个称为同相输入端，用“+”表示，另一个称为反相输入端，用“-”表示。用作比较两个电压时，任意一个输入端加一个固定电压做参考电压（也称为门限电平，它可选择LM339输入共模范围的任何一点），另一端加一个待比较的信号电压。当“+”端电压高于“-”端时，输出管截止，相当于输出端开路。当“-”端电压高于“+”端时，输出管饱和，相当于输出端接低电位。两个输入端电压差别大于10mV 图3.7 LM339外型及管脚排列就能确保输出能从一种状态可靠地转换到另一种状态，因此，把LM33

23、9用在弱信号检测等场合是比较理想的。LM339的输出端相当于一只不接集电极电阻的晶体三极管，在使用时输出端到正电源一般须接一只电阻（称为上拉电阻，选3-15K）。选不同阻值的上拉电阻会影响输出端高电位的值。因为当输出晶体三极管截止时，它的集电极电压基本上取决于上拉电阻与负载的值。另外，各比较器的输出端允许连接在一起使用。用LM339组建一个单限比较器，如图3.8所示，输入信号Uin，即待比较电压，它加到同相输入端，在反相输入端接一个参考电压（门限电平）Ur。当输入电压Uin>Ur时，输出为高电平UOH。图3.9为其传输特性。U2ALM339ANVCCRUrUinVo（a）3U9BLM33

24、9ANRR1R2VCCUrUinVo(b)图3.8 单限比较器0UrUinUoUoHUoL图3.9 传输特性N波的取样点是由Ur的取值决定的，本文所用电源电压为12V，参考电压Ur来自于两个电阻的分压如图3.8(b)所示跟据公式：可以方便的计算出R1和R2的值。若前级放大选为10倍，信号大约为200mV所以前级输出大约为2V，所以这里的取样点选择为2V以下。R2用一个可调电阻来调节，R1取2K,所以要求Ur可以调节到2V，则变阻器则要取400。电阻R为上拉电阻，选不同阻值的上拉电阻会影响输出端高电位的值。为了与后续电路CPLD的驱动电压相匹配，UoH的取值必须是1.5V、1.8V、2.5V或3

25、.3V，所以只要CPLD的驱动电压超过1.5V就可以，相应的选择上拉电阻R的值（3K15K）,这里选择5K。3.2 信号处理及控制电路信号处理电路主要的功能是提取8个N波信号产生的时间差并存储，控制电路则控制信号片理电路的工作及担任数据的传输的任务。信号处理电路由一片MAX II系列的CPLD EPM240GT100C3完成，MAX II器件的构造采用了低成本设计方法，首先它选择了一种流行的低成本的封装，通过使用限制焊盘面积的，错列I/O焊盘方案，获得单个I/O成本最低的管脚方案，从而实现最小的裸片尺寸。其次，该器件在I/O引脚所包围的环内组装了最大数量的逻辑单元（LE）。这种基于查找表（LU

26、T）的架构在I/O约束的最小的空间内获得了最大可能的逻辑容量。MAX II系列支持MultiVlot核能够在1.5V、1.8V、2.5V或3.3V电源下工作，它的I/O接口也能以1.5V、1.8V、2.5V或3.3V的逻辑电平来驱动。并且MAX II系列集成了用户Flash存储器，这能使整个系统的成本和芯片数量降到最少。 控制单元采用的是Philips公司的P89C51单片机，P89C51含有非易失性flash 并行可编程的程序存储器，所有器件都通过引导装载器串行编程（ISP），这系列单片机采用先进的CMOS工艺的单片8位控制器，是80C51微控制系列的派生。和80C51的指令相同。图3.10

27、为原理框图。图3.10 P89C51原理框图它的主要特点有：l 80C51中心处理单元l 片内FLASH程序存储器l 速度可达33MHzl 全部静态操作l RAM可扩展到64K字节l 4级中断l 6个中断源l 4个8位I/O接口l 全双工增强型UART（帧数据错误检测、自动地址识别）l 电源控制模式（时钟停止和恢复、空闲模式、掉电模式）l 可编程时钟输出l 双DPTR寄存器l 低EMI （禁止ALE）l 3个16位定时器l 外部中断可以从掉电模式中唤醒由于处理的信号只有8路，本系统用到的引脚如图3.11所示。图3.11 数据处理单元EPM240GT100C3图中I/O接口2至8和引脚15,是8

28、根数据输入线，从比较器得到的脉冲信号直接进入这些I/O接口。如图3.12,激波信号的宽度约为4us，触发脉宽约为1us,这里所用的CPLD响应时间为纳秒级，可以很好的捕捉到触发信号。3.12 激波信号波形N波信号触发脉宽图3.13触发信号脉宽CLK为外部时钟输入，以便于时间间隔测量时进行记数，这里应该选择合适的外部时钟频率，理论上用的频率越高则计数精度也就越高，但是也会带来一些问题，一、用越高的频率在软件编制时所需要用的计数门级就越多，这不但使程序繁杂，而且使用的门级越多则时间延时就越长，最终造成比较大的误差。二、门和宏单元的硬件资源有限，太高的频率要用的门级太多，导致编制的程序超出硬件资源。

29、三、太高的频率还可能会引入高频干扰，使信号的调理更困难。跟据导师提供的资料显示，各声传感器收到的激波信号的时间差最大值不超过4ms，设取10MHz的晶振，则时钟周期为107S，那么一个时间差数据最多所占的脉冲个数为：因此，通过软件在CPLD内部组建一个16单元（每单元8位）的RAM，这样就可以把8路信号的时间差数据暂存在CPLD中，然后单片机通过MOVX指令来读取这些数据。ALE是对外部地址的锁存信号。T0为单片机给CPLD发出低电平脉冲信号。RD是读允许信号，只有这个信号有效，上位单片机才能对CPLD内部的数据进行读取操作。INT0是中断口，当CPLD接收处理完数据后，立刻对单片机发出一个中

30、断信号，通知单片机可以取数据。图3.14 控制单元控制单元由一片P89C51完成如图3.14所示P0口作为地址数据复用线，复位电路用了上电自动复位和手动复位相结合的电路。3.2.1 单片机复位电路为始系统在上电后以及遇到特殊情况时能回到初始状态，本系统设计了一个复位电路，如图3.12所示。单片机复位分为上电自动复位和按键手动复位两种方试。复位电路中的电阻、电容数值是为了保证在RST端能够保持两个机器周期以上的高电平以完成复位而设定的。上电自动复位是在单片机接通电源时，对电容充电来实现的，如图所示，上电瞬间，RST端的电位与Vcc相同。随着充电电流的减小，RST端的电位逐渐下降，只要在RST端有

31、足够长的时间保持阈值电压，单片机就可以自动复位。此电路中，当手动开关常开时，为上电复位。按键手动复位为电平方式实现，当手动接通开关时RST端直接接上高电位，单片机复位。3.3 接口电路计算机串口RS232电平是±10v，而一般的单片机应用系统的信号电压是TTL电平0、+5v,德州仪器公司（TI）推出的一款兼容RS232标准的芯片MAX232就是用来进行电平转换的,该器件包含2驱动器、2接收器和一个电压发生器电路提供TIA/EIA-232-F电平。该器件符合TIA/EIA-232-F标准，每一个接收器将TIA/EIA-232-F电平转换成5V TTL/CMOS电平。每一个发送器将TTL

32、/CMOS电平转换成TIA/EIA-232-F电平。主要特点 ：l 单5V电源工作l 两个驱动器及两个接收器l ±30V输入电平l 低电源电流：典型值是8mAl 符合甚至优于ANSI标准 EIA/TIA-232-E及ITU推荐标准V.28图3.15为MAX232的引脚分布图。图3.15 MAX232引脚分布具体电路如图3.16所示。图3.16 MAX 232 电平转换电路3.4 本章小节本单详细的阐述了整个硬件电路的设计，元器件的选择，元器件的简单介绍，以及信号的流程，一些元器件参数的选定，简要的介绍了一些主要组成部件的工作原理，对主要部件在本文中的适用性进行了论证。4 硬件电路调试

33、基于声定位的弹着点自动检测装置的硬件电路前端信号调理电路原理图见附录I图1，并行接收、调理传感器的八路信号，其中放大器部分为了适应各种不同性能的武器可以选择不同的放大倍数，通过选择开关来选择不同的反馈电阻来实现。信号调理电路的PCB板图和实物效果图见附录I图2。由于时间和条件的限制，也是本文的遗憾之处，没有来得及制成PCB版进实物调试，但是在前端信号处理部分，本文在Protel DXP中进行了硬件电路仿真。Protel DXP包含的高级信号完整性仿真器能分析PCB设计和检查设计参数，能检查整板的串扰，过冲/下冲、上升时间/下降时间和阻抗等问题。用最小化的代价来解决很多问题。在进行信号调理电路仿

34、真时，先选择一个通道，在比较器输出级加上一个负载，在输入端加上一个峰值为200mv的正弦信号，把用于调节电压比较器基准电压的变阻器替换为一个0.4K的定值电阻，并分别在放大器输出端、电压比较器输出端放置两个网络标志AMP和OUT。电路仿真开始时，选择AMP和OUT为观查点，结果显示，在AMP点的波形严重变形，丢失了负半周期，如图4.1检查中在电压跟随器及滤波电路后分别加入网络标志RC和FL，发现失真是从电压跟随后产生的。经查阅资料后得知单电源供电的运放，运放的“地”不应直接接在电源的“-”上，本系统供电电压是12V，所以选择两只300欧电阻串联接在电源的“+”和“-”上，每个电阻的两端各并联一

35、只220uF的电解，其中点作为接“地”点。如图4.2。再次仿真，负半周失真消失。如图4.3。图4.1仿真波形图4.2接地图4.3 改进电路后的仿真波形结 论至此，基于声定位的弹着点自动检测装置硬件部分的设计告一段落，本硬件系统使用了CPLD和单片机为核心组成了一个8路并行数据采集系统，主要由信号调理电路、信号处理电路（CPLD）、控制电路（单片机）以及接口电路四部分组成。该系统的信号调理电路实现了对传感器所接收的信号进行滤波、放大、电压比较从而转换成数字脉冲信号的功能，并采用了放大倍数可通过先择开关选择的设计，以适应不同试验的要求，在电压比较部分也采用了电位器调整比较电平，可以根据不同的要求选择不同的比较电平。该系统的信号处理部分使用了一片MAX II系列的CPLDEMP240通过软件实现了提取各信号间的时间差，并暂存数据的功能。在控制部分，该系统使用了一片P89C51单片机实现了对CPLD的控制及数据的读取，并通过MAX232接口电路把数据上传到上位计算机。在完成电路设计后，本文