组合逻辑电路半加器全加器及逻辑运算试验报告_第1页
组合逻辑电路半加器全加器及逻辑运算试验报告_第2页
组合逻辑电路半加器全加器及逻辑运算试验报告_第3页
组合逻辑电路半加器全加器及逻辑运算试验报告_第4页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、中山大学南方学院电子通信与软件工程系2013-2014学年第2学期数字电路与逻辑设计实验实验报告班级：姓名：学号：成绩：同组成员：姓名：学号：1、 实验名称：组合逻辑电路(半加器全加器及逻辑运算)2、 实验目的：1、掌握组合逻辑电路的功能调试2、验证半加器和全加器的逻辑功能。3、学会二进制数的运算规律。三、实验内容：1 .组合逻辑电路功能测试。(1) .用2片74LS00组成图4.1所示逻辑电路。为便于接线和检查.在图中要注明芯片编 号及各引脚对应的编号。(2) .图中A、B、C接电平开关，YI, Y2接发光管电平显示.(3)。按表4。1要求，改变A、B、C的状态填表并写出 Y1 , Y2逻辑

2、表达式.(4).将运算结果与实验比较.2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能.根据半加器的逻辑表达式可知.半加器 Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或 门和二个与非门组成如图 4.2.(1) .在学习机上用异或门和与门接成以上电路.接电平开关S. Y、Z接电平显示.(2) .按表4. 2要求改变A、B状态，填表.3.测试全加器的逻辑功能。(1) .写出图4. 3电路的逻辑表达式。(2) .根据逻辑表达式列真值表.(3) .根据真值表画逻辑函数 S、Ci的卡诺图.(4) .填写表4. 3各点状态(5) .按原理图选择与非门并接线进行测试，将测试

3、结果记入表4. 4,并与上表进行比较看逻辑功能是否一致.实验结果:表4. 1输入输出ABCY1Y20000000101011111111011010100101011101011Y1=A+B丫2= (A' B) + (B' C)表4. 2输入端A0101B0011输出端Y0110Z0001表4. 3AiB iCi1YZX1X2X3S iC i00000111000101010110100101011011000111010010111010011110110110111011011110111011表4. 4输入端Ai00001111B i00110011C.110101010

4、1输出端1 " " 1Ci00010111Si01101001Y=A 'B+AB 'Z=CX1=A'B+C'+ABX2=A'B'+AB+CX3=A 'B+AB '+C'Si=A'B'C+A'BC'+AB 'C+ABCCi=AC+AB+BC实验总结：此实验中因本就缺少一块 74LS00的芯片导致线路不完整， 原本打算用74LS20来代替 74LS00,但电路还是出现了问题，原以为是电路接线的问题，也重新接线过，但是情况毫 无变化。在和隔壁组同学的讨论下， 决定一个个检测电路中各点的情况，最后发现是74LS20芯片1,2,13接口的问题。最后找到一个74LS00才使得电路正确运行。通过这次实验明白了，有时候出现问题时，自己应在一定的时间内想到问题的解决方案，如果解决不了问题 应需要找同伴商讨合作才能使实验完成的效率更高，在

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论