AT91系列ARM硬件设计笔记.

1、AT91 系列 ARM 硬件设计笔记电源问题1. VDDC0R 和 VDDIO 引脚电源A）VDDCORE VDDIO 引脚电源必须连接到使用退耦电容的干净的直流电源 上；退耦电容应尽可能的接近微控制器的 VDD 和 GND 引脚;退耦电容典型值是 33nF 到100nF。B）除保证复位的延时时间大于两个电源的上升时间外，对电源的时序上没 有特殊的要求。C）值得注意的是在 VDDCOF 一直给微控制器供电保存内部 RAM 和寄存器内 容时 VDDIO 供电不能停止，如果这样的话他不是破坏性的，带能导致内部外围 设备的输入进入一个不确定的状态。此外，除电流连续状态下的阻性负载外， VDDIO 的

2、电流消耗依赖于连接到 EBI 的 I/O 线和 PIO 线切换时的负载电容。这 就是说，当 CPU 处于备用状态时不需要停止 VDDIO.2. VPP 引脚VPP 用来提高 FLASH!勺编程和擦除速度。电压范围参见数据手册。 VPP 引脚可以不连接，为防止意外，可以考虑施加一个已知的电平以防止步必要的动 作。主时钟引脚1. MCKI 引脚MCKI 引脚是微控制器的主时钟输入引脚。此引脚输入一个方波时钟信号。 外部时钟的高半周期（tCH）和低半周期（tCL）有一个最小值，见数据手册。 AT91X40X系列没有内部振荡器，仅仅连接一个晶振是不可以的。2. MCKO 引脚MCKOI脚提供一个延时的

3、 MCKI引脚的时钟输入信号的镜像以提供系统内 的其他设备使用。MCK 驱动能力低，用它来驱动几个 TTL 负载是不可行的。当 使用 BGA 封装的 AT91X40X 系列微控制器时，如果这个引脚不使用，强烈建议你 将它作为 PCB上的测试点。这样用来快速判断微控制器是否有一个正确的时钟NRST 俞入引脚NRST 引脚用于主系统复位。它为低时复位所有内部设备寄存器，ARM 内核的程序计数器和 JTAG/ICE 端口。在系统引导时他采样 BMS 和 NTRI 引脚。NRST 必须被保持到提供给微控制器的电源稳定和依照外部振荡器的启动时间。在释放 NRST 引脚前必须保持 0 电平至少 10 个时

4、钟周期以便能够正确的采 样BMS 和 NTRI 弓|脚。复位期间采样的引脚1. 引导模式选择引脚 (BMS)P25/BMS 输入引脚在 NRST 引脚的上升沿采样。这个引脚使 ARM7TDM 内核 从他的内部闪存，或连接到 EBI 的片选 0(NCS0)的一个或多个闪存开始读取指 令。一旦BMS 引脚在复位期间被采样完毕并且处理器正确初始化，P25/BMS 引脚能够作为通用 I/O 引脚。依赖于 BMS 引脚的电平，能够选择引导用存储器数据总线宽度的选择，8位或 16 位。具体请参见数据手册。2. 三态输入引脚为了调试的方便，AT91X40X 系列提供了一个三态模式。这能够从目标板连 接仿真探

5、头到应用板。在三态模式，所有 AT91X40X 系列微控制器的输出驱动引 脚均被禁止。对于基于闪存的 AT91FR40XS 列微控制器，三态模式使编程器像 对待 ATME 闪存一样对待微控制器。当用户不使用 AT91 系列的三态模式时，在复位期间 NTRI 引脚必须通过一 个400KR 的电阻上拉。注意，NTRI 引脚复用为 I/O 线 P21 和 USART 的 TXD1 弓| 脚。如果此引脚连接到一个内部包含 400KR 电阻的标准 RS232 驱动器，则不需 要上拉电阻。详细参见 RS232 驱动器。JTAG/ICE 端口引脚在带 IEEE1149 标准的 JTAG/ICE 端口的任何

6、ARM 处理器中，TDI,TDO,TMS 和TCK 是最少的引脚。除 TDO 引脚外的其他所有引脚内部均有大约 10KR 的上拉 电阻。这些引脚用来访问 ARM 内核的 ICE 以进行调试。ATX40X 系列在数字 I/O 单 元不具有边界扫描特性，因此在此系列中 JTAG 的边界扫描特性不能使用。PIO 引脚1.复用引脚大多数的 I/O 引脚复用为一个或两个内部设备。这些引脚的大多数在 PIO 模式重新安排状态，举例来说，对于 P21/TXD/NTR1 示例来说，不受内部设备驱 动。其他一些引脚像地址线 A20-A23 在外围模式有他们自己的安排状态，举例 来说，受 EBI 驱动。如果这些引

7、脚复位后由不由外围设备驱动，他们作为通用 I/O 引脚。未使用的引脚不用连接但为了避免一些外部异常信号导致的不必要行为和 / 或内部震荡导致的额外电流损耗，通常考虑在初始化代码中设置这些未使用的 引脚为输出模式。这些 I/O 线在嵌入式微控制器中没有上拉或下拉电阻。2.单一功能的 PIO 引脚单一功能的 PIO 引脚不和任何内部设备复用的 I/O 引脚。缺省状态，所有 I/O 引脚在复位后在输入模式。未使用的 I/O 引脚可以不连接，但要在初始化 代码中设置为输出模式。这些 I/O 线在嵌入式微控制器中没有上拉或下拉电 阻。1. 地址线引脚AT91X40X 系列地址总线有 24 根地址线并且因

8、此能够访问 16M 的存储器空 间。地址线 A0-A23 不能和任何 PIO 线或内部设备复用。地址线 A20-A23 复用为 PIO 线和四个附加的 4 个片选线。在访问设备时如果这 4 个高 4 位地址线不使 用，他们能够作为片选线或 PIO 线。当使用基于闪存的 AT91X40X 系列微控制器 时，注意地址线 A20复位后不得作为片选线（CS7）或 PIO 线。A20 是内部闪存的 MSB 最高位）。2. 数据总线引脚AT91X40X 系列数据总线能够使用 8-位或 16-位模式，这依赖于片选线 0（NCSO的 BMS 引脚状态和其他所有片选线的 EBI 芯片选择寄存器的配置。需要 注意

9、的是，AT91X40X 系列微控制器的数据总线没有内部上拉或下拉电阻。强烈 建议你增加100KR 左右的上拉或下拉电阻以防止外部干扰信号导致的未知动作 和/或内部振荡器故障导致的 VDDIC 和 VDDCORS额外电流损耗。AT91 的 EBI 数据总线能够驱动的负载电容能够通过 AT91 EBI 定时计算器应用笔记估算。3. 控制信号引脚控制总线有以下几个模式读写线，片选线和字节选择线，他们使用户能够 连接多种存储器和外围设备。注意的是，依赖于微控制器的主时钟，必须 NWR 和 NRD 线可接受的最大负载电容在可接受的范围内。过载的NW!和 NRD 线可以延长一些 EBI 延时，因而发生读或写访问不一致。控制总线信号能够驱动的负载电容能够通过 AT91 EBI 定时计算器应用笔记 估算。4.NWAIT 引脚在访问的任何时间或标准的等待状态不足够时NWAIT 引脚能够增加读或写访问的额外的等待周期。当 NWA 引脚被检测到为低时，内核时钟停止并且 EBI 停止当前访问但不改变输出信号或内部计数器和状态。当NWAIT 引脚被重新释放后，内核时钟启动并且 EBI 结束访问操作。够在主时钟低阶段同步激活NWAIT 信号在时钟的上升沿也必须保证设置时间和保持所需的时间匹配。当设置和保持时间不匹配时，它可以立即冻结 EBI 信号到他们的活动状态 （ 或甚 至一些周期之